[發明專利]應用于AVS的關鍵路徑擬合電路有效
| 申請號: | 201510047743.9 | 申請日: | 2015-01-29 |
| 公開(公告)號: | CN104731095B | 公開(公告)日: | 2017-06-30 |
| 發明(設計)人: | 羅萍;張翔;王東俊;包毅;周才強 | 申請(專利權)人: | 電子科技大學 |
| 主分類號: | G05D1/02 | 分類號: | G05D1/02 |
| 代理公司: | 成都點睛專利代理事務所(普通合伙)51232 | 代理人: | 敖歡,葛啟函 |
| 地址: | 611731 四川省成*** | 國省代碼: | 四川;51 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 應用于 avs 關鍵 路徑 擬合 電路 | ||
技術領域
本發明屬于電力電子技術領域,利用了一種更高效的方式擬合數字負載的關鍵路徑,從而使AVS(Adaptive Voltage Scaling)發揮更好的節能效果,主要應用于低壓低功耗領域。
背景技術
伴隨著半導體工藝的日新月異,器件的特征尺寸不斷縮小,在相同芯片面積上所集成的器件數量成倍增加。雖然芯片內部的供電電壓成比例下降,但由于以中央處理器(CPU)、數字信號處理器(DSP)和微控制單元(MCU)等為主的數字邏輯電路工作頻率越來越高,芯片單位面積的功耗非但不能降低,反而隨著最小線寬的不斷減小而急劇增加。為了降低功耗,AVS被提出并予以廣泛應用。數字邏輯電路在工作過程中,根據其任務的繁重程度不同,會工作于不同的頻率。AVS電路就是要實時監測數字負載的工作頻率,找到在該頻率下能滿足數字負載工作的最低電壓,并閉環調節數字負載的供電電壓至這個最低值,以達到節約能耗的目的。對于AVS來說,一個至關重要的技術核心就是對數字負載關鍵路徑的擬合。當供電電壓變化時,通過檢測關鍵路徑的工作情況可以間接反映整個數字負載正常工作與否,因此AVS電路需要用延時鏈來擬合數字負載的關鍵路徑。為了保證AVS的降壓不致使數字負載無法正常工作,現有的技術在擬合關鍵路徑時往往留有較大的延時裕度,這樣做雖然有很好的魯棒性,但是AVS降低功耗的效果被大打折扣。
隨著半導體技術的發展,工藝線寬已經入深壓微米級和納米級。由互連線引起的寄生效應所顯示的尺寸縮小特性并不與晶體管等有源器件相同,隨著器件尺寸的縮小和電路速度的提高,它們變得非常重要。而其中寄生效應的一個主要影響就是導致信號的傳播延時增加。由于信號分別在互聯線與邏輯門中的延時特性隨電壓的變化不一致,因此將關鍵路徑中的互連線與邏輯門分開進行模擬就顯得十分必要。數字負載在工作的過程中,并不是所有的邏輯塊都在同時工作。對于一項特定的任務,其往往只需要進行某幾種運算。若運算較為簡單,則其關鍵路徑較短,若運算較為復雜,則其關鍵路徑較長。舉個例子來說,假如某一數字負載具有加法、乘法、乘累加三種運算功能,該三種運算的延時依次遞增。在該負載工作過程中,并不是所有的運算功能都在同時進行,任務一可能只需要加法就能完成,那此時負載的關鍵路徑長度就是加法延時的長度;任務二可能需要加法與乘累加操作才能完成,那此時負載的關鍵路徑長度就是乘累加延時的長度;任務三可能只需要乘法操作就能完成,那此時負載的關鍵路徑長度就是乘法延時的長度。而傳統的關鍵路徑擬合都是選擇數字負載最長的關鍵路徑,因此當負載進行相對簡單的運算時,就相當于有非常大的關鍵路徑延時裕度。這會使AVS電路的降壓節能效果大大降低。
發明內容
本發明的目的就是針對已有技術中擬合關鍵路徑的延時鏈存在較大裕度的問題,提出一種更加高效與精確的擬合方式,從而使AVS的能耗節約效果更加顯著。
為實現上述目的及其他相關目的,本發明提供一種應用于AVS的關鍵路徑擬合電路,包括:數控振蕩器單元、復位控制邏輯單元、互連線延時單元、邏輯門延時單元、任務選擇器單元以及輸出緩沖級單元;所述數控振蕩器單元接收數字負載工作頻率信號,并根據該信號產生與負載頻率相同的周期振蕩信號,該周期振蕩信號分成兩路:一路送入復位控制邏輯單元,用于每個周期對互連線延時單元與邏輯門延時單元進行復位,另一路作為輸入時鐘送入互連線延時單元,經過相當于實際負載互連線的延時后產生輸出信號DL-wire;輸出信號DL-wire作為第一邏輯門延時單元的輸入,任務選擇器接收數字負載工作任務控制信號,根據該控制信號選擇與負載工作任務關鍵路徑長度相一致的邏輯門延時單元,邏輯門延時單元輸出的延時信號送入到任務選擇器,任務選擇器輸出邏輯門延時信號DL-logic,得到關鍵路徑的擬合輸出,從而使總輸出延時等于實際負載關鍵路徑的延時。
作為優選方式,任務選擇器輸出邏輯門延時信號DL-logic經過輸出緩沖級單元緩沖后,得到關鍵路徑的擬合輸出。
作為優選方式,包括依次串聯的多個邏輯門延時單元。
作為優選方式,對互連線延時的擬合是針對數字負載內部各模塊間進行數據傳輸的半全局信號線。
作為優選方式,互連線延時單元由中繼器、等效互連線電阻Rmetal、等效互連線電容CMIM級聯構成。
作為優選方式,所述中繼器由反相器進行模擬,其放置的位置與個數與實際數字負載互連線相一致。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于電子科技大學,未經電子科技大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201510047743.9/2.html,轉載請聲明來源鉆瓜專利網。





