[發明專利]半導體存儲器件及包括其的系統

在審

• 申請號: 201510047100.4
• 申請日: 2015-01-29
• 公開（公告）號: CN104821182A
• 公開（公告）日: 2015-08-05
• 發明（設計）人: 安尙太;曺圭錫
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C16/06
• 分類號: G11C16/06;G11C16/26;G11C16/34
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 俞波;毋二省

相關申請的交叉引用

本申請主張2014年2月4日申請的申請號10-2014-0012682的韓國專利申請的優先權，所述申請的整個公開通過引用整體并入此文。

技術領域

本發明的各種示例性實施例總體而言涉及一種電子設備，并且更具體而言是涉及一種半導體存儲器件以及一種包括半導體存儲器件的系統。

背景技術

半導體存儲器件是以諸如硅(Si)、鍺(Ge)、砷化鎵(GaAs)或是磷化銦(InP)的半導體來體現。半導體存儲器件被歸類為易失性存儲器件以及非易失性存儲器件。

易失性存儲器件在電源切斷時會失去所儲存的數據。易失性存儲器件的例子包括靜態隨機存取存儲器(SRAM)、動態隨機存取存儲器(DRAM)以及同步DRAM(SDRAM)。非易失性存儲器件可以保持所儲存的數據，而不論電源的通/斷狀況如何。非易失性存儲器的例子包括只讀存儲器(ROM)、掩蔽型ROM(MROM)、可編程ROM(PROM)、可擦除的可編程ROM(EPROM)、電性可擦除且可編程ROM(EEPROM)、快閃存儲器、相變隨機存取存儲器(PRAM)、磁性RAM(MRAM)、電阻性RAM(RRAM)以及鐵電RAM(FRAM)。快閃存儲器可以被歸類為NOR型存儲器以及NAND型存儲器。

近來，為了改善半導體存儲器件中的集成度，已經對具有三維陣列結構的半導體存儲器件進列了研究。

發明內容

本發明的示例性實施例是針對于改善包括三維存儲器單元陣列的半導體存儲器件中的編程操作的可靠性。

根據本發明的一實施例的一種半導體存儲器件可以包括層疊在襯底之上并且彼此串聯耦接的多個正常存儲器單元、串聯耦接的多個選擇晶體管、以及耦接在所述多個正常存儲器單元與所述多個選擇晶體管之間的一個或多個虛設(dummy)存儲器單元，其中所述多個選擇晶體管包括第一選擇晶體管和第二選擇晶體管，并且所述第一選擇晶體管相鄰于所述虛設存儲器單元并且具有比所述第二選擇晶體管低的閾值電壓。

所述第一選擇晶體管的閾值電壓可以低于接地電壓，并且所述第二選擇晶體管可以具有高于所述接地電壓的電壓。

所述第一選擇晶體管的閾值電壓可以對應于擦除狀態。

在編程操作期間單一電壓可以施加至所述多個選擇晶體管。

低于施加至所述多個正常存儲器單元的電壓的虛設字線電壓可以在所述編程操作期間施加至所述一個或多個虛設存儲器單元，并且施加至所述多個選擇晶體管的所述單一電壓可以低于所述虛設字線電壓。

虛設字線電壓可以在編程操作期間施加至虛設存儲器單元，并且所述虛設字線電壓隨著對應的虛設存儲器單元越靠近所述多個選擇晶體管而降低。低于所述虛設字線電壓的電壓可以施加至所述多個選擇晶體管。

根據本發明的另一實施例的一種半導體存儲器件可以包括層疊在襯底之上并且串聯耦接的多個正常存儲器單元、串聯耦接的多個選擇晶體管、以及耦接在所述多個正常存儲器單元與所述多個選擇晶體管之間的一個或多個虛設存儲器單元，其中所述多個選擇晶體管包括第一選擇晶體管，以及所述第一選擇晶體管相鄰于所述虛設存儲器單元并且具有低于接地電壓的閾值電壓。

根據本發明的一實施例的一種編程半導體存儲器件的方法可以包括施加虛設字線電壓至虛設存儲器單元；以及施加低于所述虛設字線電壓的電壓至多個選擇晶體管。

根據本發明的又一實施例的一種半導體存儲器件可以包括層疊在襯底之上的多個正常存儲器單元群組、形成在所述多個正常存儲器單元群組上的一個或多個虛設存儲器單元群組、以及依序形成在所述虛設存儲器單元群組上的多個選擇晶體管群組，其中所述多個選擇晶體管群組包括第一選擇晶體管群組和第二選擇晶體管群組，以及所述第一選擇晶體管群組的選擇晶體管相鄰于所述虛設存儲器單元群組并且具有低于所述第二選擇晶體管群組的選擇晶體管的閾值電壓。

附圖說明

圖1是描繪一種半導體存儲器件的框圖；

圖2是描繪圖1中所示的存儲器單元陣列的框圖；

圖3是描繪圖2中所示的存儲塊的電路圖；

圖4是描繪圖2中所示的存儲塊的電路圖；

圖5是展示根據本發明的一實施例的選擇晶體管的閾值電壓狀態的表；

圖6是描繪一種設定選擇晶體管以具有圖5中所示的閾值電壓狀態的方法的流程圖；

圖7描繪在一種根據本發明的一實施例的半導體存儲器件的編程方法中被施加至選擇線的電壓；

圖8是描繪單元存儲串的溝道層在圖7中所示的編程操作期間的電位分布的圖；