[發明專利]半導體存儲器件及包括其的系統

在審

• 申請號: 201510047100.4
• 申請日: 2015-01-29
• 公開（公告）號: CN104821182A
• 公開（公告）日: 2015-08-05
• 發明（設計）人: 安尙太;曺圭錫
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C16/06
• 分類號: G11C16/06;G11C16/26;G11C16/34
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 俞波;毋二省

1.一種半導體存儲器件，包括：

多個正常存儲器單元，層疊在襯底之上并且彼此串聯耦接；

串聯耦接的多個選擇晶體管；以及

一個或多個虛設存儲器單元，耦接在所述多個正常存儲器單元與所述多個選擇晶體管之間，

其中，所述多個選擇晶體管包括第一選擇晶體管和第二選擇晶體管，以及

其中，所述第一選擇晶體管相鄰于所述虛設存儲器單元，并且具有低于所述第二選擇晶體管的閾值電壓。

2.如權利要求1所述的半導體存儲器件，

其中，所述第一選擇晶體管的閾值電壓低于接地電壓，以及

其中，所述第二選擇晶體管具有高于所述接地電壓的閾值電壓。

3.如權利要求1所述的半導體存儲器件，其中，所述第一選擇晶體管的閾值電壓對應于擦除狀態。

4.如權利要求1所述的半導體存儲器件，其中，在編程操作期間單一電壓被施加至所述多個選擇晶體管。

5.如權利要求4所述的半導體存儲器件，其中，在所述編程操作期間，低于施加至所述多個正常存儲器單元的電壓的虛設字線電壓被施加至所述一個或多個虛設存儲器單元，以及

施加至所述多個選擇晶體管的所述單一電壓低于所述虛設字線電壓。

6.如權利要求4所述的半導體存儲器件，其中，施加至所述多個選擇晶體管的所述單一電壓是接地電壓。

7.如權利要求1所述的半導體存儲器件，其中，虛設字線電壓在編程操作期間被施加至虛設存儲器單元，并且所述虛設字線電壓隨著對應的虛設存儲器單元越靠近所述多個選擇晶體管而降低。

8.如權利要求7所述的半導體存儲器件，其中，低于所述虛設字線電壓的電壓被施加至所述多個選擇晶體管。

9.一種半導體存儲器件，包括：

多個正常存儲器單元，層疊在襯底之上并且串聯耦接；

串聯耦接的多個選擇晶體管；以及

一個或多個虛設存儲器單元，耦接在所述多個正常存儲器單元與所述多個選擇晶體管之間，

其中，所述多個選擇晶體管包括第一選擇晶體管，以及

其中，所述第一選擇晶體管相鄰于所述虛設存儲器單元，并且具有低于接地電壓的閾值電壓。

10.一種半導體存儲器件，包括：

多個正常存儲器單元群組，層疊在襯底之上；

一個或多個虛設存儲器單元群組，形成在所述多個正常存儲器單元群組上；以及

多個選擇晶體管群組，依序形成在所述虛設存儲器單元群組上，

其中所述多個選擇晶體管群組包括第一選擇晶體管群組和第二選擇晶體管群組，以及

其中，所述第一選擇晶體管群組的選擇晶體管相鄰于所述虛設存儲器單元群組，并且具有低于所述第二選擇晶體管群組的選擇晶體管的閾值電壓。