[發明專利]半導體器件

有效

• 申請號: 201510040725.8
• 申請日: 2015-01-27
• 公開（公告）號: CN104810346B
• 公開（公告）日: 2018-11-27
• 發明（設計）人: 仮屋崎修一;及川隆一
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L23/498
• 分類號: H01L23/498
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 李蘭;孫志湧

本發明涉及一種半導體器件。目的是提高半導體器件的噪聲抗擾性。半導體器件的布線基板包括：形成傳送信號的布線的第一布線層，和與第一布線層的上層或下層相鄰地安裝的第二布線層。第二布線層包括：其中在厚度方向上與布線(23)的一部分重疊的位置處形成開口部分的導體平面，和安裝在導體平面的開口部分內的導體圖案。導體圖案包括：與導體平面隔離的主圖案部即網格圖案部，和耦合主圖案部與導體平面的多個耦合部。

相關申請的交叉參考

2014年1月27日提交的日本專利申請No.2014-012155的公開，包括說明書、附圖和摘要，全部作為參考并入本文中。

技術領域

本發明涉及用于半導體器件的技術，并涉及有效用于例如包含安裝在具有多個堆疊布線層的布線基板上的半導體芯片的半導體器件中的技術。

背景技術

用來電耦合形成在半導體芯片上的電路和外部器件的信號傳輸路徑被形成在安裝了半導體芯片的布線基板上。為了使形成在這些信號電路路徑上的阻抗不連續性無害，使用不連續性抵消技術，通過利用逆阻抗不連續性消除阻抗不連續性。

例如在日本未審查專利申請公告No.2004-253947(專利文獻1)中公開了一種技術，其中具有比第一平面電路高的特性阻抗的第三平面電路和具有比第二平面電路高的特性阻抗的第四平面電路串聯耦合在第一平面電路和具有比第一平面電路高的特性阻抗的第二平面電路之間。

而且，例如非專利文獻1公開了一種技術，用于通過使高阻抗線包圍由貫通通路(through via)和焊球焊盤構成的低阻抗部分的前端和后端，使平均阻抗匹配為50歐姆阻抗。

例如非專利文獻2公開了一種技術，通過組合小通路(via)和布線圖案，借助形成在電感器構造中的導體層，將包含由貫通通路和焊球焊盤構成的低阻抗部分的信號傳輸路徑中的平均阻抗匹配成50歐姆阻抗。

[非專利文獻1]

Nanju Na,Mark Bailey and Asad Kalantarian,“Package PerformanceImprovement with Counter-Discontinuity and its Effective Bandwidth”,Proceedings of 16th Topical meeting on Electrical Performance of ElectronicPackaging,p.163to p.166(2007)

[非專利文獻2]

Namhoon Kim,Hongsik Ahn,Chris Wyland,Ray Anderson,Paul Wu,“Spiral ViaStructure in a BGA Package to Mitigate Discontinuities in Multi-GigabitSERDES System”,Proceedings of 60th Electronic Components and TechnologyConference,p.1474to p.1478(2010)

發明內容

然而，當為了抵消阻抗不連續性部分，使用在沿著傳輸路徑的相反方向上應用逆阻抗不連續性部分的方法時，信號的頻率會變高，并且在該阻抗不能被抵消的某些情況下，此狀態可能充當雙重阻抗不連續性。換句話說，沿高頻信號的信號傳輸路徑，信號在阻抗不連續性的界面上反射，即大約阻抗不連續性的兩倍。因此，需要一種對策以使阻抗不連續性部分接近指定的阻抗(例如50歐姆)。

當為了抵消容性阻抗不連續性，在分離層的導體圖案上形成開口部以覆蓋出現阻抗不連續性的部分時，由于對應信號傳輸路徑的返回路徑(回流電流路徑)和信號傳輸路徑在局部點上彼此分離，在所以該部分中傾向容易發生電感串擾噪聲。

通過附圖和本說明書中的描述，其它新穎的特征和觀點將變得更加顯而易見。