[發明專利]AMOLED像素驅動電路及像素驅動方法

有效

• 申請號: 201510039465.2
• 申請日: 2015-01-26
• 公開（公告）號: CN104575386B
• 公開（公告）日: 2017-01-11
• 發明（設計）人: 韓佰祥
• 申請（專利權）人: 深圳市華星光電技術有限公司
• 主分類號: G09G3/3258
• 分類號: G09G3/3258
• 代理公司: 深圳市德力知識產權代理事務所44265
• 代理人: 林才桂

1.一種AMOLED像素驅動電路，其特征在于，包括：第一薄膜晶體管(T1)、第二薄膜晶體管(T2)、第三薄膜晶體管(T3)、第四薄膜晶體管(T4)、第五薄膜晶體管(T5)、第六薄膜晶體管(T6)、第一電容(C1)、第二電容(C2)、及有機發光二極管(OLED)；所述第一薄膜晶體管(T1)為驅動薄膜晶體管，所述第五薄膜晶體管(T5)為開關薄膜晶體管；

所述第五薄膜晶體管(T5)的柵極電性連接于掃描信號(Scan)，源極電性連接于數據信號(Data)，漏極電性連接于第一節點(D)；

所述第四薄膜晶體管(T4)的柵極電性連接于第一控制信號(G1)，源極電性連接于第一節點(D)，漏極電性連接于第二節點(A)；

所述第三薄膜晶體管(T3)的柵極電性連接于第二控制信號(G2)，源極電性連接于第二節點(A)，漏極電性連接于第三節點(G)；

所述第二薄膜晶體管(T2)的柵極電性連接于第一控制信號(G1)，源極電性連接于第三節點(G)，漏極電性連接于第二電容(C2)的一端及參考電壓(V_ref)；

所述第一薄膜晶體管(T1)的柵極電性連接于第三節點(G)，漏極電性連接于電源正電壓(VDD)，源極電性連接于第四節點(S)；

所述第六薄膜晶體管(T6)的柵極電性連接于第三控制信號(G3)，源極電性連接于第四節點(S)，漏極電性連接于有機發光二極管(OLED)的陽極；

所述第一電容(C1)的一端電性連接于第二節點(A)，另一端電性連接于第四節點(S)；

所述第二電容(C2)的一端電性連接于第二晶體管(T2)的漏極及參考電壓(V_ref)，另一端電性連接于第一節點(D)；

所述有機發光二極管(OLED)的陽極電性連接于第六晶體管(T6)的漏極，陰極電性連接于電源負電壓(VSS)。

2.如權利要求1所述的AMOLED像素驅動電路，其特征在于，所述第一薄膜晶體管(T1)、第二薄膜晶體管(T2)、第三薄膜晶體管(T3)、第四薄膜晶體管(T4)、第五薄膜晶體管(T5)、與第六薄膜晶體管(T6)均為低溫多晶硅薄膜晶體管、氧化物半導體薄膜晶體管、或非晶硅薄膜晶體管。

3.如權利要求1所述的AMOLED像素驅動電路，其特征在于，所述第一控制信號(G1)、第二控制信號(G2)、與第三控制信號(G3)均通過外部時序控制器提供。

4.如權利要求1所述的AMOLED像素驅動電路，其特征在于，所述第一控制信號(G1)、第二控制信號(G2)與第三控制信號(G3)相組合，先后對應于一數據信號寫入階段(1)、一全局補償階段(2)、一充電階段(3)、及一發光階段(4)；

在所述數據信號寫入階段(1)，所述第一控制信號(G1)為低電位，所述第二控制信號(G2)為高電位，所述第三控制信號(G3)為高電位；

在所述全局補償階段(2)，所述第一控制信號(G1)為低電位，所述第二控制信號(G2)為低電位，所述第三控制信號(G3)為高電位；

在所述充電階段(3)，所述第一控制信號(G1)為高電位，所述第二控制信號(G2)為低電位，所述第三控制信號(G3)為低電位；

在所述發光階段(4)，所述第一控制信號(G1)為低電位，所述第二控制信號(G2)為高電位，所述第三控制信號(G3)為高電位。

5.如權利要求4所述的AMOLED像素驅動電路，其特征在于，所述掃描信號(Scan)在所述數據信號寫入階段(1)內為脈沖信號，在所述全局補償階段(2)、充電階段(3)、與發光階段(4)內均為低電位。

6.如權利要求1所述的AMOLED像素驅動電路，其特征在于，所述參考電壓(V_ref)為一恒定電壓。