[發明專利]AMOLED像素驅動電路及像素驅動方法

有效

• 申請號: 201510039465.2
• 申請日: 2015-01-26
• 公開（公告）號: CN104575386B
• 公開（公告）日: 2017-01-11
• 發明（設計）人: 韓佰祥
• 申請（專利權）人: 深圳市華星光電技術有限公司
• 主分類號: G09G3/3258
• 分類號: G09G3/3258
• 代理公司: 深圳市德力知識產權代理事務所44265
• 代理人: 林才桂

技術領域

本發明涉及顯示技術領域，尤其涉及一種AMOLED像素驅動電路及像素驅動方法。

背景技術

有機發光二極管(Organic Light Emitting Display，OLED)顯示裝置具有自發光、驅動電壓低、發光效率高、響應時間短、清晰度與對比度高、近180°視角、使用溫度范圍寬，可實現柔性顯示與大面積全色顯示等諸多優點，被業界公認為是最有發展潛力的顯示裝置。

OLED顯示裝置按照驅動方式可以分為無源矩陣型OLED(Passive Matrix OLED，PMOLED)和有源矩陣型OLED(Active Matrix OLED，AMOLED)兩大類，即直接尋址和薄膜晶體管(Thin Film Transistor，TFT)矩陣尋址兩類。其中，AMOLED具有呈陣列式排布的像素，屬于主動顯示類型，發光效能高，通常用作高清晰度的大尺寸顯示裝置。

AMOLED是電流驅動器件，當有電流流過有機發光二極管時，有機發光二極管發光，且發光亮度由流過有機發光二極管自身的電流決定。大部分已有的集成電路(Integrated Circuit，IC)都只傳輸電壓信號，故AMOLED的像素驅動電路需要完成將電壓信號轉變為電流信號的任務。傳統的AMOLED像素驅動電路通常為2T1C，即兩個薄膜晶體管加一個電容的結構，將電壓變換為電流。

如圖1所述，傳統的用于AMOLED的2T1C像素驅動電路，包括一第一薄膜晶體管T10、一第二薄膜晶體管T20、及一電容C，所述第一薄膜晶體管T10為開關薄膜晶體管，所述第二薄膜晶體管T20為驅動薄膜晶體管，所述電容C為存儲電容。具體地，所述第一薄膜晶體管T10的柵極電性連接掃描信號Scan，源極電性連接數據信號Data，漏極與第二薄膜晶體管T20的柵極、及電容C的一端電性連接；所述第二薄膜晶體管T20的源極電性連接電源正電壓VDD，漏極電性連接有機發光二級管D的陽極；有機發光二級管D的陰極電性連接電源負電壓VSS；電容C的一端電性連接第一薄膜晶體管T10的漏極，另一端電性連接第二薄膜晶體管T20的源極。AMOLED顯示時，掃描信號Scan控制第一薄膜晶體管T10打開，數據信號Data經過第一薄膜晶體管T10進入到第二薄膜晶體管T20的柵極及電容C，然后第一薄膜晶體管T10閉合，由于電容C的存儲作用，第二薄膜晶體管T20的柵極電壓仍可繼續保持數據信號電壓，使得第二薄膜晶體管T20處于導通狀態，驅動電流通過第二薄膜晶體管T20進入有機發光二級管D，驅動有機發光二級管D發光。

上述傳統用于AMOLED的2T1C像素驅動電路對薄膜晶體管的閾值電壓和溝道遷移率、有機發光二極管的啟動電壓和量子效率以及供電電源的瞬變過程都很敏感。第二薄膜晶體管T20，即驅動薄膜晶體管的閾值電壓會隨著工作時間而漂移，從而導致有機發光二極管D的發光不穩定；進一步地，各個像素的第二薄膜晶體管T20，即驅動薄膜晶體管的閾值電壓的漂移不同，漂移量或增大或減小，導致各個像素間的發光不均勻、亮度不一。使用這種傳統的不帶補償的2T1C像素驅動電路造成的AMOLED顯示亮度的不均勻性約為50％甚至更高。

解決AMOLED顯示亮度不均勻的一個方法是對每一個像素加補償電路，補償意味著必須對每一個像素中的驅動薄膜晶體管的參數，例如閾值電壓和遷移率，進行補償，使輸出電流變得與這些參數無關。

發明內容

本發明的目的在于提供一種AMOLED像素驅動電路，能夠有效補償驅動薄膜晶體管及有機發光二級管的閾值電壓變化，使AMOLED的顯示亮度較均勻，提升顯示品質。

本發明的目的還在于提供一種AMOLED像素驅動方法，能夠對驅動薄膜晶體管及有機發光二級管的閾值電壓變化進行有效補償，使AMOLED的顯示亮度較均勻，提升顯示品質。

為實現上述目的，本發明提供一種AMOLED像素驅動電路，包括：第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管、第四薄膜晶體管、第五薄膜晶體管、第六薄膜晶體管、第一電容、第二電容、及有機發光二極管；所述第一薄膜晶體管為驅動薄膜晶體管，所述第五薄膜晶體管為開關薄膜晶體管；

所述第五薄膜晶體管的柵極電性連接于掃描信號，源極電性連接于數據信號，漏極電性連接于第一節點；

所述第四薄膜晶體管的柵極電性連接于第一控制信號，源極電性連接于第一節點，漏極電性連接于第二節點；

所述第三薄膜晶體管的柵極電性連接于第二控制信號，源極電性連接于第二節點，漏極電性連接于第三節點；