[發(fā)明專利]半導(dǎo)體器件和IO單元

有效

• 申請?zhí)枺?/td>: 201510037432.4
• 申請日: 2015-01-23
• 公開（公告）號(hào): CN104810348B
• 公開（公告）日: 2019-09-24
• 發(fā)明（設(shè)計(jì)）人: 中山圭介
• 申請（專利權(quán)）人: 瑞薩電子株式會(huì)社
• 主分類號(hào): H01L23/50
• 分類號(hào): H01L23/50
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 王茂華

根據(jù)一個(gè)方面，半導(dǎo)體器件和IO單元，包括：在第一方向上交替地布置的多個(gè)第一電源線和多個(gè)第二電源線，第一電源線和第二電源線均被供應(yīng)有電功率，其中被供應(yīng)至第一電源的電功率的電壓不同于被供應(yīng)至第二電源的電功率的電壓；以及形成于與在其中布置第一電源線和第二電源線的布線層不同的布線層中的第三電源線，第三電源線通過過孔被連接至多個(gè)第一電源線之中的相鄰的第一電源線，其中第一電源線、第二電源線和第三電源線中的所有電源線被形成為以便在垂直于第一方向的第二方向上延伸。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體器件和IO單元。特別地，本發(fā)明涉及包括沿著半導(dǎo)體芯片的外圍布置的IO單元的半導(dǎo)體器件，及其IO單元。

背景技術(shù)

半導(dǎo)體集成電路(也被稱為“LSI：大規(guī)模集成”)需要配備有電源線，以便向形成于半導(dǎo)體襯底上的晶體管供應(yīng)電功率。大電流流經(jīng)這些電源線。因此，需要避免由于這些大電流而另外將在線路中出現(xiàn)的問題，諸如電壓降(IRDrop)和電子遷移，以便改進(jìn)LSI的性能和/或可靠性。因此，日本專利No.4275110和日本待審專利申請公布No.H04-116850和No.2010-219332公開了對電源線布線的方法的示例。

特別地，日本專利No.4275110公開了其中以梳狀圖案形成兩個(gè)電源線的示例，并且兩個(gè)電源線被布置以使得它們的梳狀部分彼此接合并且利用這兩個(gè)電源線覆蓋半導(dǎo)體芯片。日本待審專利申請公布No.H04-116850公開了其中沿著芯片的外圍以環(huán)形布置電源線的示例。日本待審專利申請公布No.2010-219332公開了包括周圍電源線的半導(dǎo)體器件的示例，其中交替地布置被供應(yīng)有電源電壓的電源線和被供應(yīng)有接地電壓的接地線，并且其中具有相同電勢的周圍電源線通過垂直于周圍線路的延伸方向的線路彼此連接。

發(fā)明內(nèi)容

隨著半導(dǎo)體集成電路(也被稱為“LSI：大規(guī)模集成”)已經(jīng)變得更加復(fù)雜，并且它們的結(jié)構(gòu)近年來已經(jīng)變得更加微觀，被安裝在LSI中的電路的規(guī)模也正在增大。當(dāng)電路規(guī)模如上所述增大時(shí)，電源線的量(或數(shù)目)增大以便于向在規(guī)模上已經(jīng)增大的電路供應(yīng)充足的電功率。此外，當(dāng)電路規(guī)模增大時(shí)，被連接在電路之間的信號(hào)線的量(或數(shù)目)也增大。因此，在最近的LSI中，存在不可能布置增加的信號(hào)線和/或增加的電源線的問題。因此，已經(jīng)存在通過使用諸如DVFS(動(dòng)態(tài)電壓頻率調(diào)整)之類的電路技術(shù)減小電路的功耗來減小電源線的量(或數(shù)目)的嘗試。

然而，近年來，存在其中為了減小芯片成本或改進(jìn)LSI的可靠性的目的而減小布線層的數(shù)目的趨勢。因此，即使功耗被降低，電源線的電阻值也不能充分減小。因此，布置電源線和信號(hào)線而同時(shí)避免IRDrop等問題是非常困難的。

本發(fā)明所要解決的其它問題以及新穎特征通過本說明書中的以下描述以及附圖將更為明顯。

本發(fā)明的第一方面是半導(dǎo)體器件和IO單元，包括：在第一方向上交替地布置的多個(gè)第一電源線和多個(gè)第二電源線，第一電源線和第二電源線均被供應(yīng)有電功率，其中被供應(yīng)至第一電源的電功率的電壓不同于被供應(yīng)至第二電源的電功率的電壓；以及形成于與在其中布置第一電源線和第二電源線的布線層不同的布線層中的第三電源線，第三電源線通過過孔被連接至多個(gè)第一電源線之中的相鄰的第一電源線，其中第一電源線、第二電源線和第三電源線中的所有電源線被形成為以便在垂直于第一方向的第二方向上延伸。

根據(jù)如上所述的實(shí)施例，有可能減小由第一至第三電源線形成的電源線的電阻值。

附圖說明

以上以及其它方面、優(yōu)點(diǎn)和特征通過結(jié)合附圖對特定實(shí)施例的以下描述將更加明顯，在附圖中：

圖1是示出了根據(jù)第一實(shí)施例的半導(dǎo)體器件的布局的示意圖；

圖2是示出了根據(jù)第一實(shí)施例的IO單元的布局的示意圖；

圖3是示出了根據(jù)第一實(shí)施例的IO單元的IO邏輯形成區(qū)域中的晶體管的布局的示意圖；