[發明專利]半導體器件和IO單元

有效

• 申請號: 201510037432.4
• 申請日: 2015-01-23
• 公開（公告）號: CN104810348B
• 公開（公告）日: 2019-09-24
• 發明（設計）人: 中山圭介
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L23/50
• 分類號: H01L23/50
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

1.一種半導體器件，包括：

半導體襯底，在所述半導體襯底上形成MOSFET；

第一布線層，其中在第一方向上交替地布置有被供應有第一電功率的多個第一電源線和被供應有第二電功率的多個第二電源線，所述第一布線層形成在所述半導體襯底之上；以及

第二布線層，其中設置有通過多個第一過孔被連接至所述多個第一電源線之中的相鄰的第一電源線的第三電源線，所述第二布線層形成在所述半導體襯底之上，所述第三電源線被供應有所述第一電功率，并且所述第二布線層是與所述第一布線層不同的層，

第三布線層，其中設置有通過多個第二過孔被連接至所述第三電源線的第四電源線，所述第三布線層形成在所述半導體襯底之上，所述第四電源線被供應有所述第一電功率，并且所述第三布線層是與所述第一布線層和所述第二布線層不同的層，

其中所述第一電源線、所述第二電源線、所述第三電源線和所述第四電源線中的所有電源線被形成為以便在與所述第一方向垂直的第二方向上延伸，并且

其中所述多個第二過孔的數目大于所述多個第一過孔的數目。

2.根據權利要求1所述的半導體器件，其中

所述多個第一電源線沿著其側部中的至少一個側部具有凹凸形狀，并且

所述第三電源線通過所述過孔被連接至所述相鄰的第一電源線的凸部分。

3.根據權利要求2所述的半導體器件，其中：

所述多個第二電源線沿著其側部中的至少一個側部具有凹凸形狀，并且

所述第一電源線和所述第二電源線被布置為使得所述第一電源線的凸部分與所述第二電源線的凹部分接合。

4.根據權利要求1所述的半導體器件，其中：

通過所述過孔被連接至所述多個第二電源線之中的相鄰的第二電源線的第五電源線被設置在所述第二布線層中，所述第五電源線被供應有所述第二電功率，

所述多個第二電源線沿著其側部中的至少一個側部具有凹凸形狀，并且

所述第五電源線通過所述過孔被連接至所述相鄰的第二電源線的凸部分。

5.根據權利要求1所述的半導體器件，其中：

所述第三電源線沿著其側部中的至少一個側部具有凹凸形狀，并且

所述相鄰的第一電源線均通過所述過孔被連接至所述第三電源線的凸部分。

6.根據權利要求5所述的半導體器件，其中：

通過所述過孔被連接至相鄰的第二電源線的第五電源線被設置在所述第二布線層中，所述第五電源線被供應有所述第二電功率，

所述第五電源線沿著其側部中的至少一個側部具有凹凸形狀，并且

所述第三電源線和所述第五電源線被布置為使得所述第三電源線的凸部分與所述第五電源線的凹部分接合。

7.根據權利要求1所述的半導體器件，其中：

所述第一方向是垂直于半導體芯片的側部的方向，

所述第二方向是平行于所述半導體芯片的所述側部的方向，并且

所述第一電源線、所述第二電源線和所述第三電源線中的所有電源線被形成為以便沿著半導體芯片的外圍延伸。

8.根據權利要求1所述的半導體器件，其中：

所述第一布線層被形成于在所述第二布線層下方的層中，并且

所述第三電源線被形成于所述第二電源線上方。

9.根據權利要求1所述的半導體器件，其中所述第二布線層包括多個布線層。

10.根據權利要求1所述的半導體器件，其中

所述第一電源線至所述第三電源線中的至少一個電源線包括沿著其側部的凸部分，

所述凸部分包括在其尖端處的寬部分，所述寬部分具有比所述凸部分的基部部分的線寬度更大的線寬度，并且

用于將其自身的線與被設置在另一布線層中的線連接的過孔被形成于所述寬部分中。