[發明專利]應用于高速背板芯片間電互連系統的網格編碼調制方法

有效

• 申請號: 201510033143.7
• 申請日: 2015-01-22
• 公開（公告）號: CN104579574B
• 公開（公告）日: 2017-11-24
• 發明（設計）人: 劉鵬;史航;王維東;郭俊;李順斌;鄔可俊;方興;吳東;江國范;謝向輝
• 申請（專利權）人: 浙江大學
• 主分類號: H04L1/00
• 分類號: H04L1/00
• 代理公司: 杭州中成專利事務所有限公司33212
• 代理人: 金祺

技術領域

本發明涉及高速背板芯片間電互連系統領域，具體是將網格編碼調制(Trellis Coded Modulation，TCM)技術用于高速背板芯片間電互連系統，通過編碼的糾錯能力獲取編碼增益，從而提高芯片間電互連串行單鏈路系統的可靠性。

背景技術

高性能并行計算機系統的性能快速發展，對互連I/O帶寬能力的需求與日俱增，高速串行器/解串器技術正在取代傳統并行總線成為芯片間高速電互連接口技術的主流。高速串行器/解串器技術利用內部集成電路將并行數據流轉化為串行流，要求高速背板電互連信道的數據傳輸速率達到20～40Gbit/s，通過均衡和時鐘數據恢復技術提高數據傳輸速率。芯片間串行數據傳輸速率的提高和信道距離的增大給傳輸的有效性和可靠性帶來了挑戰，信號在傳輸過程中受到信道損耗、反射、串擾和噪聲的影響，使得接收端接收到的信號碼間干擾嚴重，從而導致高誤碼率。為了滿足芯片間高速串行鏈路的低誤碼率需求，我們希望通過引入糾錯控制編碼使系統具有一定的糾錯和抗干擾能力，提高傳輸的可靠性。

糾錯碼通過在發送端對原碼字增加多余的碼字來擴大發送碼字之間的差別，在接收端根據編碼規則判定接收到的碼字是否有錯誤，從而極大地避免碼流傳送中誤碼的發生。糾錯編碼會使信息數據的傳輸效率降低，所以一般的糾錯編碼技術如漢明碼、卷積碼、里德所羅門(Reed-Solomon，RS)碼對信息傳輸性能的改善是建立在帶寬擴展的基礎上，然而在帶寬受限的高速串行信道中，頻帶資源是寶貴的，依靠傳統的糾錯編碼技術難于提高信道利用率從而改善系統性能。網格編碼調制技術把糾錯編碼和調制結合在一起進行整體方案的最佳設計，可以在不增加系統帶寬、不降低有效信息傳輸速率的情況下取得一定的編碼增益。隨著高速串行鏈路通信數據傳輸速率要求的不斷提高，系統的調制和編碼技術成為提高數據傳輸速率的解決可選方案，例如四電平脈沖幅度調制(Four Pulse Amplitude Modulation，PAM4)和前向糾錯編碼(Forward Error Correction，FEC)。如何把糾錯編碼這一有效的技術方案應用于高速串行電互連系統，在不改變有效數據傳輸速率的同時，降低系統誤碼率，提高系統性能成為目前迫切需解決的問題。

發明內容

本發明要解決的技術問題是提供一種簡單的應用于高速背板芯片間電互連系統的網格編碼調制方法。

為了解決上述技術問題，本發明提供一種應用于高速背板芯片間電互連系統的網格編碼調制方法；該方法使用發送端和接收端；所述發送端包括數據并轉串模塊、網格編碼調制模塊和前向反饋均衡器；所述接收端包括連續時間線性均衡器、判決反饋均衡器、時鐘數據恢復模塊、軟判決維特比譯碼模塊、數據串轉并模塊；所述數據并轉串模塊將輸入的N位并行數據a[1:N]通過并串轉換器轉換為串行的二進制比特{X_n,X_n＝0,1}；所述網格編碼調制模塊將二進制比特{X_n,X_n＝0,1}轉換為四種電平脈沖波形s0(t)；所述前向反饋均衡器通過輸出信號s1(t)；所述信道通過輸出信號r0(t)；所述連續時間線性均衡器通過輸出信號r1(t)；所述判決反饋均衡器通過輸出信號r2(t)；所述時鐘數據恢復模塊從連續時間線性均衡器的輸出信號r1(t)提取時鐘，獲得最佳采樣時刻提供給判決反饋均衡器；所述軟判決維特比譯碼模塊通過輸出信號r2(t)輸出串行二進制比特并反饋誤差信號e(k)至判決反饋均衡器；所述數據串轉并模塊將串行二進制比特轉換為N位并行數據

作為對本發明所述的應用于高速背板芯片間電互連系統的網格編碼調制方法的改進：所述網格編碼調制模塊包括卷積編碼器和四電平脈沖調制電路；所述卷積編碼器將二進制比特{X_n,X_n＝0,1}的每一個比特輸入經過碼率的卷積編碼后，得到兩比特輸出{Y_n(1),Y_n(0),Y_n＝0,1}；所述卷積編碼器輸出的碼字{Y_n(1),Y_n(0),Y_n＝0,1}映射到四電平脈沖幅度調制的星座圖中，編碼比特{Y_n(1),Y_n(0),Y_n＝0,1}經過四電平脈沖幅度調制后得到四種電平脈沖波形s0(t)。