[發(fā)明專利]基于DSP與FPGA的單元級聯(lián)型變頻器的控制方法

有效

• 申請?zhí)枺?/td>: 201510023012.0
• 申請日: 2015-01-16
• 公開（公告）號: CN104579111B
• 公開（公告）日: 2018-01-02
• 發(fā)明（設(shè)計）人: 朱俊杰;王湘中;賢揚
• 申請（專利權(quán)）人: 中南林業(yè)科技大學(xué)
• 主分類號: H02P27/08
• 分類號: H02P27/08
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術(shù)領(lǐng)域

本發(fā)明涉及一種基于DSP與FPGA的單元級聯(lián)型變頻器的控制方法。

背景技術(shù)

隨著人們節(jié)能環(huán)保意思的加強，變頻器的應(yīng)用越來越普及，但我國電機驅(qū)動系統(tǒng)能源利用率卻非常低，尤其在高壓電機領(lǐng)域，基本上比國外平均水平低30％，在國內(nèi)推廣高壓電機的變頻調(diào)速逐漸得到了國家的重視。功率模塊級聯(lián)型高壓變頻器由于其高可靠性和完美的輸出波形在高壓變頻領(lǐng)域得到了廣泛的應(yīng)用。

現(xiàn)有的電機變頻調(diào)速，一般采用DSP來控制逆變器的工作，DSP既完成相關(guān)計算，還需形成脈沖，無法保障控制的實時性，控制效果不太理想，因此，有必要設(shè)計一種全新的單元級聯(lián)型變頻器的控制方法。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是提供一種基于DSP與FPGA的單元級聯(lián)型變頻器的控制方法，該基于DSP與FPGA的單元級聯(lián)型變頻器的控制方法能靈活的調(diào)整載波頻率、調(diào)制波頻率、調(diào)制度，響應(yīng)迅速，能有效保障變頻器的調(diào)速性能。

發(fā)明的技術(shù)解決方案如下：

一種基于DSP與FPGA的單元級聯(lián)型變頻器的控制方法，所述單元級聯(lián)型變頻器的主電路包括移相變壓器和級聯(lián)的n個功率模塊；n為整數(shù)，且n≥3；

電網(wǎng)側(cè)電壓經(jīng)過移相變壓器降壓，并在二次側(cè)繞組產(chǎn)生移相，每個功率模塊分別由移相變壓器的一個二次側(cè)繞組供電，移相變壓器二次側(cè)繞組之間相互絕緣，每個功率模塊均采用三相輸入整流、單相輸出的交-直-交電壓源型的逆變結(jié)構(gòu)；每個功率模塊中的逆變模塊包括功率管V1～V4，功率管V1～V4分別對應(yīng)帶有續(xù)流二極管D1～D4，V1和V2連成第一橋臂；V3和V4連成第二橋臂；

將同一相功率模塊逆變輸出依次串聯(lián)構(gòu)成單相，三個所述的單相以Y型連接，功率模塊級聯(lián)的個數(shù)和單個功率模塊的輸出電壓決定了變頻器的輸出電壓，單個功率模塊的電流決定了變頻器的輸出電流；

移相變壓器使得單相每個功率模塊之間移相π/3n電角度；

通過DSP和FPGA對變頻器實施控制：

采用DSP用于從鍵盤接收輸入頻率并計算調(diào)制度，并將調(diào)制波頻率和電壓調(diào)制度通過SPI接口發(fā)送至FPGA；

采用FPGA根據(jù)輸入的調(diào)制波頻率和電壓調(diào)制度產(chǎn)生SPWM調(diào)制信號以控制主電路中的功率管的通斷；

通過鍵盤輸入調(diào)制波頻率，鍵盤與DSP之間通過SCI(串行通信接口)通信，每按鍵一次，調(diào)制波頻率增加一次，通過不同的按鍵可以實現(xiàn)每次加減1赫茲或者加減10赫茲，預(yù)先設(shè)置一種V/F曲線，電壓調(diào)制度和調(diào)制波頻率保持線性關(guān)系，電壓調(diào)制度是根據(jù)輸入的調(diào)制波頻率，根據(jù)DSP中的算法，自動在DSP中計算得出；調(diào)整頻率即輸入頻率，調(diào)制度為輸出電壓與額定電壓比值，依據(jù)所述的V/F曲線，轉(zhuǎn)折頻率之前電壓調(diào)制度不隨調(diào)整頻率變化，轉(zhuǎn)折頻率之后，輸入頻率和電壓調(diào)制度呈線性關(guān)系，斜率為電機磁通，為恒值；

V/F曲線的表達式如下：

其中f為輸入頻率，Low_f為轉(zhuǎn)折頻率，設(shè)置為5hz，Hig_f為最高頻率，設(shè)置為50hz，V_min為轉(zhuǎn)折電壓，設(shè)置為22V，V_max為額定電壓220V；V_out為輸出電壓；電壓調(diào)制度M＝V_out/V_max。

V/F曲線如圖4所示。調(diào)整頻率即輸入頻率，調(diào)制度為輸出電壓與額定電壓比值，轉(zhuǎn)折頻率之前電壓調(diào)制度不隨調(diào)整頻率變化，轉(zhuǎn)折頻率之后，輸入頻率和電壓調(diào)制度呈線性關(guān)系，斜率為電機磁通，為恒值。系統(tǒng)中轉(zhuǎn)折頻率為5HZ，轉(zhuǎn)折輸出電壓為22V。

使用按鍵與DSP之間的SCI中斷實現(xiàn)調(diào)整波頻率數(shù)據(jù)傳輸：每次按鍵改變調(diào)制波頻率時，會觸發(fā)一次SCI中斷，DSP中設(shè)定在每次觸發(fā)SCI中斷的時候，數(shù)據(jù)會由DSP發(fā)送到FPGA中一次。