[發明專利]基于DSP與FPGA的單元級聯型變頻器的控制方法

有效

• 申請號: 201510023012.0
• 申請日: 2015-01-16
• 公開（公告）號: CN104579111B
• 公開（公告）日: 2018-01-02
• 發明（設計）人: 朱俊杰;王湘中;賢揚
• 申請（專利權）人: 中南林業科技大學
• 主分類號: H02P27/08
• 分類號: H02P27/08
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種基于DSP與FPGA的單元級聯型變頻器的控制方法，其特征在于，所述單元級聯型變頻器的主電路包括移相變壓器和級聯的n個功率模塊；n為整數，且n≥3；

電網側電壓經過移相變壓器降壓，并在二次側繞組產生移相，每個功率模塊分別由移相變壓器的一個二次側繞組供電，移相變壓器二次側繞組之間相互絕緣，每個功率模塊均采用三相輸入整流、單相輸出的交-直-交電壓源型的逆變結構；每個功率模塊中的逆變模塊包括功率管V1～V4，功率管V1～V4分別對應帶有續流二極管D1～D4，V1和V2連成第一橋臂；V3和V4連成第二橋臂；

將同一相功率模塊逆變輸出依次串聯構成單相，三個所述的單相以Y型連接，功率模塊級聯的個數和單個功率模塊的輸出電壓決定了變頻器的輸出電壓，單個功率模塊的電流決定了變頻器的輸出電流；

移相變壓器使得單相每個功率模塊之間移相π/3n電角度；

通過DSP和FPGA對變頻器實施控制：

采用DSP用于從鍵盤接收輸入頻率并計算調制度，并將調制波頻率和電壓調制度通過SPI接口發送至FPGA；

采用FPGA根據輸入的調制波頻率和電壓調制度產生SPWM調制信號以控制主電路中的功率管的通斷；

通過鍵盤輸入調制波頻率，鍵盤與DSP之間通過SCI通信，每按鍵一次，調制波頻率增加一次，通過不同的按鍵可以實現每次加減1赫茲或者加減10赫茲，預先設置一種V/F曲線，電壓調制度和調制波頻率保持線性關系，電壓調制度是根據輸入的調制波頻率，根據DSP中的算法，自動在DSP中計算得出；調整頻率即輸入頻率，調制度為輸出電壓與額定電壓比值，依據所述的V/F曲線，轉折頻率之前電壓調制度不隨調整頻率變化，轉折頻率之后，輸入頻率和電壓調制度呈線性關系，斜率為電機磁通，為恒值；

V/F曲線的表達式如下：

Vout=Vminf≤Lowff×(Vmax-Vmin)/(Higf-Lowf)Lowf<f<HigfVmaxHigf≤f;]]>

其中f為輸入頻率，Low_f為轉折頻率，設置為5hz，Hig_f為最高頻率，設置為50hz，V_min為轉折電壓，設置為22V，V_max為額定電壓220V；V_out為輸出電壓；電壓調制度M＝V_out/V_max；

使用按鍵與DSP之間的SCI中斷實現調整波頻率數據傳輸：每次按鍵改變調制波頻率時，會觸發一次SCI中斷，DSP中設定在每次觸發SCI中斷的時候，數據會由DSP發送到FPGA中一次；

FPGA的串行通信時鐘的頻率為1MHz；將DSP的系統時鐘經過低速預定標器設定之后，轉化為37.5MHz時鐘，之后再經分頻為1MHz時鐘；

SPI接口使用4個信號：串行移位時鐘信號SCLK、數據輸出信號MOSI、數據輸入信號MISO、低電平有效的從使能信號SS；

使用DSP的SPI接口作為主設備，發送數據信號SPIDAT，發送時鐘信號SCLK和片選信號SS，FPGA作為從設備從MOSI串行接收來自SPIDAT的數據，當MOSI接收滿一個16位的數據，將數據存到FPGA中已定義的16位的接收緩沖寄存器BUF2，再將接收緩沖寄存器BUF2中的數據存儲到FPGA的RAM中，完成數據傳輸；

數據傳送過程如下：

首先DSP通過程序向發送緩沖寄存器SPITXBUF寫入數據，SPITXBUF將需要發送的完整數據傳輸給SPIDAT，當數據寫到移位寄存器SPIDAT時，就會啟動MOSI引腳開始發送數據；數據在SPITXBUF寄存器和SPIDAT寄存器內存放都是左對齊的，也就是從高位開始存儲，SPIDAT經過每一個時鐘脈沖，完成一位數據的發送或者接收，假設在時鐘脈沖的上升沿時，SPIDAT將數據的最高位發送出去，然后將剩下的所有數據左移1位；待下一個上升沿的時候發出下一位數據，直到SPITXBUF中的所有數據都發送完成為止；

n＝5，DSP選用TI公司的TMS320F2812芯片，FPGA選用Altera公司的Cyclong II系列的EP2C8Q208C8芯片；

FPGA中沒有SPI接口，所以通過模擬SPI的接收數據時序，在低電平接收數據，接收DSP發送來的數據；由于SPI是串行接口，在接收數據過程中，進行必要的串并轉換，并存儲到定義好的寄存器中，發送進RAM，根據FPGA中已經存儲的半個周期正弦波，調整調制波波形，采用單極性調制方式，生成SPWM波形；

FPGA接收到DSP發送的數據后存入到RAM中，根據FPGA中已經存儲的8192個點的半個周期正弦波，調整調制波波形，在生成SPWM信號時，采用單極性調制方式：正半周時，V1導通，V2截止，正弦調制波Ur與三角載波Uc比較，三角載波頻率為1K赫茲，當Ur>Uc時，V4導通，V3截止,輸出電壓Uo＝Ud，Ud為母線電壓，母線電壓即為整流濾波后的直流電壓，即逆變器的供電電壓，或者說電容處的電壓；當Ur<Uc，V4截止，D3導通續流，此時V3不會導通，Uo＝0；負半周時，V1截止，V2導通，當Ur>Uc時，V3導通，V4截止，Uo＝－Ud，當Ur<Uc時，V3截止，D4導通續流，此時V4不會導通，Uo＝0；V1和V2根據正負半周信號控制通斷，V3和V4根據比較結果和正負半周控制通斷；

SPI協議下DSP串口的設置：

SPI的設置實際上就是初始化其控制寄存器；包括配置控制寄存器SPICCR、工作控制寄存器SPICTL、波特率寄存器SPIBRR，以及SPI時鐘使能和GPIO口；初始化工作如下：

(1)時鐘配置及工作模式設置：在SPI協議下，數據傳輸使用的是由DSP提供的1M的時鐘，首先DSP的30M晶振經過倍頻之后成為150M，然后此時鐘經過高速預定標寄存器和低速預定標寄存器設置，會產生75M和37.5M時鐘，之后將37.5M時鐘分頻為1M時鐘，時鐘配置是指SPI在時鐘脈沖的什么時刻去發送或者接收數據，SPICCR寄存器的CLOCK_POLARITY位和寄存器SPICTL的CLOCK_PHASE位決定了SPI的時鐘特性，本系統使用的是CLOCK_POLARITY＝0、SPICLK沒有數據發送時，SPICLK處于低電平；

(2)發送數據設置：SPI單次發送的數據長度為1到16位，系統中對配置控制寄存器SPICCR的低四位進行設置，配置為發送字長為16位，設置波特率寄存器SPIBRR低六位，使波特率為1M赫茲；

(3)接收中斷設置：SPI未使用中斷，由于鍵盤輸入和DSP之間是SCI通信，系統在此處使用的是SCI接收中斷，數據格式為8位數據模式，波特率設為38400bps，每當通過鍵盤設置輸入頻率時，會觸發DSP的一次SCI接收中斷，將接收到的數據進行處理。