[發明專利]接收機電路和在接收機電路上操作的方法

有效

• 申請號: 201480076817.5
• 申請日: 2014-11-12
• 公開（公告）號: CN106063181B
• 公開（公告）日: 2018-03-13
• 發明（設計）人: S·森戈庫;G·A·威利;C·李
• 申請（專利權）人: 高通股份有限公司
• 主分類號: H04L7/033
• 分類號: H04L7/033;H03K5/1252;H03K5/1534;H04L25/49;H04L25/14
• 代理公司: 上海專利商標事務所有限公司31100
• 代理人: 唐杰敏

相關申請的交叉引用

本申請要求2014年8月13日提交的題為“Compact and Fast N-Factorial Single Data Rate Clock and Data Recovery Circuits(緊湊且快速的N階乘單數據率時鐘和時鐘恢復電路)”的美國發明專利申請No.14/459,132、2014年4月14日提交的題為“N Factorial Dual Data Rate Clock and Data Recovery(N階乘雙數據率時鐘和數據恢復)”的美國發明專利申請No.14/252,450、2014年3月26日提交的題為“Circuit To Recover A Clock Signal From Multiple Wire Data Signals That Changes State Every State Cycle And Is Immune To Data Inter-Lane Skew As Well As Data State Transition Glitches(用于從多導線數據信號中恢復在每一狀態循環改變狀態并且對數據通道間偏斜以及數據狀態轉變毛刺免疫的時鐘信號的電路)”的美國發明專利申請No.14/199,322、以及2014年3月19日提交的題為“Multi-Wire Open-Drain Link with Data Symbol Transition Based Clocking(具有基于數據碼元轉變的時鐘計時的多導線漏極開路鏈路)”的美國發明專利申請No.14/220,056的優先權和權益，這些申請的全部被轉讓給本申請受讓人并且由此通過援引納入于此。

技術領域

本公開一般涉及主機處理器與外圍設備(諸如相機或傳感器)之間的接口，并且更具體而言涉及改進用于N線通信接口上的單數據率數據轉移的時鐘生成。

背景技術

移動設備(諸如蜂窩電話)的制造商可從各種來源(包括不同制造商)獲得移動設備的各組件。例如，蜂窩電話中的應用處理器可從第一制造商獲得，而蜂窩電話的顯示器可從第二制造商獲得。可使用基于標準的或專有物理接口來互連應用處理器和顯示器或其他設備。例如，顯示器可提供遵從由移動行業處理器接口聯盟(MIPI)所規定的顯示系統接口(DSI)標準的接口。

在一個示例中，多信號數據轉移系統可采用多線差分信令(諸如3相或N階乘(N！)低電壓差分信令(LVDS))，可以執行轉碼(例如，一種編碼類型到另一編碼類型的數字-數字數據轉換)以便通過在每一碼元循環引起碼元轉變而不是在分開的數據通道(差分傳輸路徑)中發送時鐘信息的方式來嵌入碼元時鐘信息。通過轉碼來嵌入時鐘信息是使時鐘與數據信號之間的偏斜最小化以及消除用鎖相環(PLL)來從數據信號中恢復時鐘信息的必要性的有效途徑。

時鐘和數據恢復(CDR)電路是從多個數據信號中提取數據信號以及時鐘信號的解碼器電路。然而，從其狀態轉變表示時鐘事件的多個數據信號來進行時鐘恢復經常由于數據信號的通道間偏斜或者數據轉變時的中間或無法確定的數據信號狀態所導致的毛刺信號而在其恢復出的時鐘信號上遭受非預期尖峰脈沖。例如，此類時鐘信號可能易遭受抖動。抖動是信號轉變相對于其本應轉變的時間早了或晚了多少。抖動是不希望的，因為其導致傳輸錯誤和/或限制傳輸速度。所恢復的時鐘信號可被用于提取編碼在該多個導線/導體內的數據碼元。

因此，需要使模擬延遲最小化、容忍抖動、并且在具有不同數量的導體的多信號系統中可伸縮的時鐘恢復電路。

發明內容

一種接收機電路可包括多個線接口、多個接收機、時鐘提取電路、以及負保持時間邏輯電路。該多個線接口可被配置成接收分布在該多個線接口上的經擴展信號，該經擴展信號攜帶在連貫碼元之間具有受保障的碼元到碼元狀態轉變的碼元，該經擴展信號由包括第一線接口上的第一信號在內的多個狀態轉變信號來定義。該多個接收機可被耦合至這些線接口。在一個示例中，該多個接收機可以是差分接收機并且第一信號是差分信號。在另一示例中，該多個接收機可以是單端接收機并且第一信號是單端信號。在各種示例中，該經擴展信號可以是N階乘(N！)經編碼信號、三相經編碼信號、和/或N相經編碼信號中的一者。

時鐘提取電路可被適配成基于第一信號的第一實例與第一信號的經延遲的第二實例之間的比較來獲得時鐘信號。負保持時間邏輯電路可被適配成基于該時鐘信號來對第一信號的經延遲的第二實例進行采樣并且提供碼元輸出。