[發明專利]接收機電路和在接收機電路上操作的方法

有效

• 申請號: 201480076817.5
• 申請日: 2014-11-12
• 公開（公告）號: CN106063181B
• 公開（公告）日: 2018-03-13
• 發明（設計）人: S·森戈庫;G·A·威利;C·李
• 申請（專利權）人: 高通股份有限公司
• 主分類號: H04L7/033
• 分類號: H04L7/033;H03K5/1252;H03K5/1534;H04L25/49;H04L25/14
• 代理公司: 上海專利商標事務所有限公司31100
• 代理人: 唐杰敏

1.一種接收機電路，包括：

多個線接口，其配置成接收分布在所述多個線接口上的經擴展信號，所述經擴展信號攜帶在連貫碼元之間具有受保障的碼元到碼元狀態轉變的碼元，所述經擴展信號由包括第一線接口上的第一信號和第二線接口上的第二信號在內的多個狀態轉變信號來定義；

時鐘提取電路，其適配成基于所述第一信號的第一實例與所述第一信號的經延遲的第二實例之間的比較以及所述第二信號的第一實例與所述第二信號的經延遲的第二實例的比較來獲得時鐘信號；以及

負保持時間邏輯電路，其適配成基于所述時鐘信號來對所述第一信號的所述經延遲的第二實例進行采樣并且提供碼元輸出。

2.如權利要求1所述的接收機電路，其特征在于，進一步包括：

耦合至所述多個線接口的多個差分接收機，其中所述第一信號是差分信號。

3.如權利要求1所述的接收機電路，其特征在于，進一步包括：

耦合至所述多個線接口的多個單端接收機，其中所述第一信號是單端信號。

4.如權利要求1所述的接收機電路，其特征在于，所述經擴展信號是N階乘經編碼信號、三相經編碼信號、或具有三個或更多個相位的N相經編碼信號中的一者。

5.如權利要求1所述的接收機電路，其特征在于，所述第一信號和所述第二信號是在不同的線接口上接收到的并發信號。

6.如權利要求1所述的接收機電路，其特征在于，所述負保持時間邏輯電路包括用于所述多個線接口中的每一個線接口的分別的負保持時間邏輯器件，每個分別的負保持時間邏輯器件被適配成基于所述時鐘信號來對所述多個狀態轉變信號內的相異的收到信號的經延遲實例進行并發采樣并且提供相異的碼元輸出。

7.如權利要求1所述的接收機電路，其特征在于，所述時鐘提取電路包括：

比較器，所述比較器將所述第一信號的第一實例與所述第一信號的經延遲實例進行比較并且輸出比較信號；

置位-復位鎖存器器件，所述置位-復位鎖存器器件接收所述比較信號并且輸出所述比較信號的經濾波版本；以及

第一模擬延遲器件，所述第一模擬延遲器件延遲所述比較信號的所述經濾波版本并且輸出所述比較信號的經延遲經濾波版本，其中所述比較信號的所述經延遲經濾波版本用于重置所述置位-重置鎖存器器件。

8.如權利要求7所述的接收機電路，其特征在于，所述負保持時間邏輯電路包括接收所述第一信號的所述經延遲的第二實例并且輸出碼元的觸發器器件，其中所述觸發器器件由所述比較信號的所述經濾波版本來觸發。

9.如權利要求7所述的接收機電路，其特征在于，進一步包括：

第二模擬延遲器件，所述第二模擬延遲器件延遲所述第一信號的所述第一實例并且輸出所述第一信號的所述經延遲的第二實例。

10.如權利要求7所述的接收機電路，其特征在于，進一步包括：

鎖存器，所述鎖存器捕捉所述第一信號的所述第一實例并且輸出所述第一信號的所述經延遲的第二實例；以及

第二模擬延遲器件，所述第二模擬延遲器件延遲所述比較信號并且使用經延遲的比較信號來觸發所述鎖存器器件。

11.如權利要求7所述的接收機電路，其特征在于，進一步包括：

鎖存器器件，所述鎖存器器件在所述比較信號的所述經濾波版本或所述比較信號的所述經延遲經濾波版本處于邏輯高狀態時捕捉所述第一信號的所述第一實例并且輸出所述第一信號的所述經延遲的第二實例。

12.如權利要求11所述的接收機電路，其特征在于，進一步包括：

OR門，所述OR門接收所述比較信號的所述經濾波版本和所述比較信號的所述經延遲經濾波版本作為輸入并且輸出用于觸發所述鎖存器器件的信號。