[發明專利]用于相變存儲器（PCM）陣列的襯墊及相關聯的技術和配置

有效

• 申請號: 201480063544.0
• 申請日: 2014-12-09
• 公開（公告）號: CN105723510B
• 公開（公告）日: 2019-06-25
• 發明（設計）人: N.羅克萊因;Q.陶;Z.宋;V.巴特
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L45/00
• 分類號: H01L45/00;H01L27/24
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 孫鵬;傅康

本公開的實施例描述了一種用于相變存儲器（PCM）陣列的襯墊及相關聯的技術和配置。在實施例中，襯底、設置在襯底上的相變存儲器（PCM）元件的陣列，其中PCM元件的陣列的各個PCM元件包括硫族化合物材料，以及設置在各個PCM元件的側壁表面上的襯墊，其中襯墊包括鋁（Al）、硅（Si）和氧（O）。可以描述和/或要求保護其它實施例。

相關申請的交叉引用

本申請要求2013年12月20日提交并且題為“LINER FOR PHASE CHANGE MEMORY(PCM) ARRAY AND ASSOCIATED TECHNIQUES AND CONFIGURATIONS”的美國申請號No.14/137,864的優先權，其全部公開內容在此通過引用被并入。

技術領域

本公開的實施例一般涉及集成電路的領域，并且更特別地涉及用于相變存儲器（PCM）陣列的襯墊以及相關聯的技術和配置。

背景技術

諸如多疊層（multi-stack）交叉點PCM之類的相變存儲器（PCM）技術是對其它非易失性存儲器（NVM）技術的有前景的替換。目前，在交叉點陣列架構中，可以在陣列疊層的PCM元件上形成保護襯墊以防止在諸如被沉積以填充PCM元件之間的區域的填充材料之類的其它材料的后續沉積期間對PCM元件的潛在損害。然而，目前形成保護襯墊的技術可以提供易受來自后續過程的損害所影響、阻礙PCM元件之間的材料填充、未能提供用于材料的后續沉積的良好粘附、未能提供充足的阻擋性質以防止來自PCM元件的材料的熱擴散的襯墊和/或可以遭受諸如形成襯墊的破壞性沉積過程（例如高溫）之類的其它缺陷。

附圖說明

將通過結合附圖的以下詳細描述來容易地理解實施例。為了便于此描述，相似的參考數字指代相似的結構元件。實施例是作為示例并且不是作為限制來在附圖的各圖中示出。

圖1示意性地圖示出依照一些實施例的以晶片形式和以單體化形式的示例管芯的頂視圖。

圖2示意性地圖示出依照一些實施例的集成電路（IC）組件的截面側視圖。

圖3示意性地圖示出依照一些實施例的在制造的各種階段期間相變存儲器（PCM）器件的截面側視圖。

圖4是依照一些實施例的制造PCM器件的方法的流程圖。

圖5示意性地圖示出依照本文所描述的各種實施例的包括PCM器件的示例系統。

具體實施方式

本公開的實施例描述一種用于相變存儲器（PCM）陣列的襯墊以及相關聯的技術和配置。在以下詳細描述中，參考形成其一部分的附圖，其中相似的數字自始至終指代相似的部分，并且其中通過圖示的方式示出其中可以實踐本公開的主題的實施例。要理解的是，可以利用其它實施例并且可以作出結構或邏輯上的改變而不脫離本公開的范圍。因此，以下詳細描述不以限制性意義來被理解，并且實施例的范圍由隨附權利要求及其等同物來限定。

以最有助于理解所要求保護的主題的方式來將各種操作描述為依次的多個分立操作。然而，描述的次序不應當被解釋為暗示這些操作必然是依賴于次序的。特別地，這些操作可以不以呈現的次序執行。所描述的操作可以以與所描述的實施例不同的次序執行。在另外的實施例中可以執行各種另外的操作和/或可以省略所描述的操作。

出于本公開的目的，短語“A和/或B”意指（A），（B）或（A和B）。出于本公開的目的，短語“A，B和/或C”意指（A），（B），（C），（A和B），（A和C），（B和C）或（A，B和C）。

描述可以使用短語“在一個實施例中”或“在實施例中”，其每個可以指的是相同或不同實施例中的一個或多個。另外，如關于本公開的實施例所使用的，術語“包括”、“包含”、“具有”等，是同義的。術語“耦合”可以指的是直接連接、間接連接或間接通信。