[發明專利]用于經由數據掩蔽來降低存儲器I/O功率的系統、方法和計算機可讀介質有效
| 申請號： | 201480061437.4 | 申請日： | 2014-11-13 |
| 公開（公告）號： | CN105706168B | 公開（公告）日： | 2018-07-03 |
| 發明（設計）人： | H-J·羅;D·全 | 申請（專利權）人： | 高通股份有限公司 |
| 主分類號： | G11C7/10 | 分類號： | G11C7/10;G06F13/16 |
| 代理公司： | 永新專利商標代理有限公司 72002 | 代理人： | 張揚;王英 |
| 地址： | 美國加*** | 國省代碼： | 美國;US |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 數據掩蔽 存儲器控制器 存儲器 功率降低 管腳 計算機可讀介質 功率節省狀態 操作期間 邏輯單元 片上系統 耦合到 驅動 配置 | ||
1.一種用于降低存儲器I/O功率的方法，所述方法包括：
確定經由多個數據總線DQ管腳耦合到存儲器控制器的DRAM存儲器設備的DQ管腳端接方案；
基于所述DQ管腳端接方案來選擇包括保持上一狀態、保持低狀態、保持高狀態和三態的多個DQ管腳狀態中的一個DQ管腳狀態，其中，選擇的DQ管腳狀態可用于在數據掩蔽操作期間降低與所述DRAM存儲器設備相關聯的存儲器I/O功率；
啟用所述數據掩蔽操作；以及
在所述數據掩蔽操作期間，將所述DQ管腳驅動到所選擇的DQ管腳狀態。
2.根據權利要求1所述的方法，其中，所述數據掩蔽操作發生在存儲器寫入操作期間。
3.根據權利要求1所述的方法，其中，所述數據掩蔽操作發生在存儲器讀取操作期間。
4.根據權利要求1所述的方法，其中，所述DRAM存儲器設備包括雙數據速率DDR DRAM存儲器設備。
5.根據權利要求4所述的方法，其中，所述數據掩蔽操作發生在DDR事務期間。
6.根據權利要求5所述的方法，其中，在所述DDR事務的單個節拍內啟用所述數據掩蔽操作。
7.根據權利要求5所述的方法，其中，在所述DDR事務的開始或結尾中的一者處啟用所述數據掩蔽操作。
8.根據權利要求1所述的方法，其中，所述存儲器控制器位于耦合到所述DRAM存儲器設備的片上系統SoC上。
9.一種用于降低存儲器I/O功率的系統，包括：
用于確定經由多個數據總線DQ管腳耦合到存儲器控制器的DRAM存儲器設備的DQ管腳端接方案的單元；
用于基于所述DQ管腳端接方案來選擇包括保持上一狀態、保持低狀態、保持高狀態和三態的多個DQ管腳狀態中的一個DQ管腳狀態的單元，其中，選擇的DQ管腳狀態可用于在數據掩蔽操作期間降低與所述DRAM存儲器設備相關聯的存儲器I/O功率；
用于啟用所述數據掩蔽操作的單元；以及
用于在所述數據掩蔽操作期間將所述DQ管腳驅動到所選擇的DQ管腳狀態的單元。
10.根據權利要求9所述的系統，其中，所述數據掩蔽操作發生在存儲器寫入操作期間。
11.根據權利要求9所述的系統，其中，所述數據掩蔽操作發生在存儲器讀取操作期間。
12.根據權利要求9所述的系統，其中，所述DRAM存儲器設備包括雙數據速率DDR DRAM存儲器設備。
13.根據權利要求12所述的系統，其中，所述數據掩蔽操作發生在DDR事務期間。
14.根據權利要求13所述的系統，其中，在所述DDR事務的單個節拍內啟用所述數據掩蔽操作。
15.根據權利要求13所述的系統，其中，在所述DDR事務的開始或結尾中的一者處啟用所述數據掩蔽操作。
16.根據權利要求9所述的系統，其中，所述存儲器控制器位于耦合到所述DRAM存儲器設備的片上系統SoC上。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于高通股份有限公司，未經高通股份有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201480061437.4/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：一種熱導率增強型核燃料芯塊及其制備方法
- 下一篇：有語音的話音檢測方法和裝置
