[發明專利]層疊體、導電性圖案、電子電路及層疊體的制造方法在審
| 申請號： | 201480049643.3 | 申請日： | 2014-09-04 |
| 公開（公告）號： | CN105517788A | 公開（公告）日： | 2016-04-20 |
| 發明（設計）人： | 富士川亙;白發潤;村川昭;齊藤公惠 | 申請（專利權）人： | DIC株式會社 |
| 主分類號： | B32B1/06 | 分類號： | B32B1/06;B32B5/18;B32B15/08;C25D7/00;H05K3/24;H05K3/38 |
| 代理公司： | 中科專利商標代理有限責任公司 11021 | 代理人： | 葛凡 |
| 地址： | 日本國*** | 國省代碼： | 日本;JP |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 層疊 導電性 圖案 電子電路 制造 方法 | ||
1.一種層疊體，其特征在于，是在支撐體(A)上形成有多孔狀的金 屬層(B)、且在所述金屬層(B)上形成有金屬層(C)的層疊體，
在存在于所述金屬層(B)中的空隙中填充有構成金屬層(C)的金 屬。
2.根據權利要求1所述的層疊體，其中，
在直到存在于所述支撐體(A)與所述金屬層(B)的界面附近的所 述金屬層(B)中的空隙，填充有構成所述金屬層(C)的金屬。
3.根據權利要求1所述的層疊體，其中，
構成所述金屬層(B)的金屬為銀，構成所述金屬層(C)的金屬為 銅。
4.根據權利要求1所述的層疊體，其中，
所述支撐體(A)與所述金屬層(B)夾隔著底漆層層疊。
5.一種導電性圖案，其特征在于，
包含權利要求1～4中任一項所述的層疊體。
6.一種電子電路，其特征在于，
具有權利要求5所述的導電性圖案。
7.一種層疊體的制造方法，其特征在于，
在支撐體(A)上涂布含有納米尺寸的金屬粉及分散劑的流體并進行 燒成而形成金屬層(B’)后，將存在于所述金屬層(B’)中的包含分散劑 的有機化合物除去而形成空隙，制成多孔狀的金屬層(B)，然后利用電 鍍或無電鍍形成所述金屬層(C)。
8.根據權利要求7所述的層疊體的制造方法，其中，
所述納米尺寸的金屬粉的形狀為粒子狀或纖維狀。
9.根據權利要求7所述的層疊體的制造方法，其中，
所述納米尺寸的金屬粉為銀，
所述金屬層(C)為利用電解鍍銅形成的銅鍍層。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于DIC株式會社，未經DIC株式會社許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201480049643.3/1.html，轉載請聲明來源鉆瓜專利網。
