[發明專利]半導體集成電路及邏輯電路

有效

• 申請號: 201480049232.4
• 申請日: 2014-09-03
• 公開（公告）號: CN105518846B
• 公開（公告）日: 2018-12-28
• 發明（設計）人: 新保宏幸
• 申請（專利權）人: 株式會社索思未來
• 主分類號: H01L21/82
• 分類號: H01L21/82;H01L21/822;H01L21/8234;H01L27/04;H01L27/088
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 韓丁

1.一種半導體集成電路，其與第一輸入節點和第二輸入節點、以及第一節點和第二節點連接，該半導體集成電路的特征在于：

所述半導體集成電路在所述第一節點和所述第二節點之間具備串聯起來的第一晶體管和第二晶體管，該第一晶體管和第二晶體管為第一導電型晶體管，

所述第一晶體管由柵極長度相等且柵極寬度相等的n個鰭式晶體管構成，并且所述第一晶體管的柵極連接到所述第一輸入節點上，其中，n為整數，且n≥1，

所述第二晶體管由m個鰭式晶體管構成，所述m個鰭式晶體管的柵極長度和柵極寬度分別與所述n個鰭式晶體管的柵極長度和柵極寬度相等，并且所述第二晶體管的柵極連接到所述第二輸入節點上，其中，m為整數，且m＞n。

2.根據權利要求1所述的半導體集成電路，其特征在于：

所述半導體集成電路還連接到第三輸入節點上，

所述半導體集成電路在所述第一節點和所述第二節點之間還具備第三晶體管，該第三晶體管為所述第一導電型晶體管，并與所述第一晶體管和所述第二晶體管串聯而設，

所述第三晶體管由1個鰭式晶體管構成，所述l個鰭式晶體管的柵極長度和柵極寬度分別與所述n個鰭式晶體管的柵極長度和柵極寬度相等，并且所述第三晶體管的柵極連接到所述第三輸入節點上，其中，l為整數，且l≥1。

3.根據權利要求1所述的半導體集成電路，其特征在于：

構成所述第二晶體管的各個所述鰭式晶體管用沿第一方向延伸的鰭片構成，

各個所述鰭片沿著垂直于所述第一方向的第二方向排列著布置。

4.根據權利要求3所述的半導體集成電路，其特征在于：

構成所述第一晶體管的各個所述鰭式晶體管用沿所述第一方向延伸的鰭片構成，

所述半導體集成電路具備虛擬鰭片，該虛擬鰭片與用于構成所述第一晶體管的鰭片中的至少任一個鰭片沿所述第二方向排列著布置。

5.根據權利要求4所述的半導體集成電路，其特征在于：

所述虛擬鰭片和用于構成所述第二晶體管的鰭片中的至少任一個鰭片位于沿所述第一方向延伸的同一條線上，且彼此分離開。

6.根據權利要求4所述的半導體集成電路，其特征在于：

所述半導體集成電路設置有虛擬柵極，該虛擬柵極沿所述第二方向延伸，并以與所述虛擬鰭片正交的方式設置。

7.根據權利要求6所述的半導體集成電路，其特征在于：

所述虛擬柵極為浮置柵極。

8.一種邏輯電路，其特征在于：

所述邏輯電路具備多個半導體集成電路，

所述多個半導體集成電路包括權利要求1所記載的半導體集成電路即第一半導體集成電路。

9.根據權利要求8所述的邏輯電路，其特征在于：

所述邏輯電路由包括所述第一半導體集成電路的標準單元構成。

10.根據權利要求8所述的邏輯電路，其特征在于：

所述多個半導體集成電路構成基本門。