[發明專利]半導體存儲器裝置

有效

• 申請號: 201480047244.3
• 申請日: 2014-07-29
• 公開（公告）號: CN105612581B
• 公開（公告）日: 2019-10-01
• 發明（設計）人: 清水直樹
• 申請（專利權）人: 東芝存儲器株式會社
• 主分類號: G11C11/15
• 分類號: G11C11/15
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 李崢;劉薇

一種半導體存儲器裝置，其包括：庫，其各包括存儲器基元陣列；字線，其連接到所述庫中的每個中的行；以及地址鎖存電路，其被配置為將指定所述字線中的一個的全地址鎖存，所述全地址包括第一地址和第二地址。所述地址鎖存電路接收第一命令和第二命令，以依照所述第一命令和所述第二命令分別地鎖存所述第一地址和所述第二地址。用于所述第一地址和所述第二地址的路徑被配置為彼此分離。

相關申請的交叉引用

本申請基于并且主張來自在2013年8月30日提交的美國臨時申請No.61/872301以及在2014年3月7日提交的美國專利申請No.14/201635的權益，其整體內容通過引用并入本文。

技術領域

在本文中描述的實施例一般地涉及半導體存儲器裝置。

背景技術

MRAM(磁性隨機存取存儲器)是使用磁性元件用于儲存信息的存儲器裝置，該磁性元件具有磁阻效應，并且該MRAM作為能夠高速操作且具有大容量的下一代非易失性存儲器裝置而吸引注意。而且，MRAM已經被研究并且開發為取代諸如DRAM或SRAM的易失性存儲器。在此情況中，期望通過使用與DRAM或SRAM的規范相同的規范來操作MRAM，以便減少開發成本并且使取代順利。

附圖說明

圖1是根據第一實施例的半導體存儲器裝置的示意圖；

圖2是示出存儲器芯及其外圍電路的示例的框圖；

圖3是被包括在一個庫中的存儲器基元陣列的電路圖；

圖4是圖示用于活躍(active)命令的命令/地址分配的圖；

圖5是圖示用于讀取/寫入命令的命令/地址分配的圖；

圖6是根據比較例的時序圖；

圖7是圖示根據比較例的操作的圖；

圖8是根據第一實施例的時序圖；

圖9是圖示根據第一實施例的操作的圖；

圖10是圖示用于預充電命令的命令/地址分配的圖；

圖11是圖示用于活躍命令的命令/地址分配的圖；

圖12是根據第二實施例的時序圖；以及

圖13是圖示根據第二實施例的操作的圖。

具體實施方式

一般地，根據一個實施例，提供半導體存儲器裝置，其包括：

庫，其各包括存儲器基元陣列；

字線，其連接到所述庫中的每個中的行；以及

地址鎖存電路，其被配置為將指定所述字線中的一個的全地址鎖存，所述全地址包括第一地址和第二地址，

其中，地址鎖存電路接收第一命令和第二命令，以依照第一命令和第二命令相應地鎖存第一地址和第二地址，以及

用于第一地址和第二地址的路徑，其被配置為彼此分離。

下面將參考附圖描述本發明的實施例。在下面的描述中，具有相同的功能和配置的元件由相同的參考數字來標示，并且僅在需要時提供重復的描述。

實施例將采取MRAM(磁性隨機存取存儲器)作為半導體存儲器裝置的示例來描述。

[第一實施例]

圖1是根據第一實施例的半導體存儲器裝置10的示意圖。半導體存儲器裝置10包括存儲器芯11、外圍電路12和接口13。

存儲器芯包括儲存數據的多個存儲器基元。外圍電路12向存儲器芯11以及從存儲器芯11寫入和讀取數據。