[發明專利]半導體存儲器裝置有效
| 申請號： | 201480047244.3 | 申請日： | 2014-07-29 |
| 公開（公告）號： | CN105612581B | 公開（公告）日： | 2019-10-01 |
| 發明（設計）人： | 清水直樹 | 申請（專利權）人： | 東芝存儲器株式會社 |
| 主分類號： | G11C11/15 | 分類號： | G11C11/15 |
| 代理公司： | 北京市中咨律師事務所 11247 | 代理人： | 李崢;劉薇 |
| 地址： | 日本*** | 國省代碼： | 日本;JP |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 半導體 存儲器 裝置 | ||
1.一種半導體存儲器裝置，所述半導體存儲器裝置包括：
庫，其各包括存儲器基元陣列；
字線，其連接到所述庫中的每個中的行；
接口，其接收第一命令和第二命令，以及接收指定所述字線中的一個的全行地址，所述全行地址包括第一行地址和第二行地址；
控制電路，其生成第一使能信號，當連續地輸入兩個第一命令時，所述第一使能信號將所述兩個第一命令彼此區分；
第一鎖存電路，其響應于所述兩個第一命令中的一個，基于所述第一使能信號鎖存與所述兩個第一命令中的所述一個相對應的第一行地址；
第二鎖存電路，其響應于所述兩個第一命令中的另一個，基于所述第一使能信號鎖存與所述兩個第一命令中的所述另一個相對應的第一行地址；以及
第三鎖存電路，其響應于所述第二命令，鎖存所述第二行地址。
2.根據權利要求1所述的裝置，其中所述第一鎖存電路和所述第二鎖存電路順序地鎖存第一行地址。
3.根據權利要求1所述的裝置，其中
所述第一使能信號是基于由所述第一命令生成的信號而生成的，
所述控制電路生成用于所述第三鎖存電路的第二使能信號，以及
所述第二使能信號是基于由所述第二命令生成的信號而生成的。
4.根據權利要求1所述的裝置，其中
所述第一命令是活躍命令，以及
所述第二命令是讀取/寫入命令。
5.根據權利要求1所述的裝置，其中
所述第一命令是預充電命令，以及
所述第二命令是活躍命令。
6.根據權利要求1所述的裝置，其中所述存儲器基元陣列包括磁阻元件。
7.根據權利要求1所述的裝置，其中所述半導體存儲器裝置是自旋轉移力矩磁阻隨機存取存儲器(STT-MRAM)。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于東芝存儲器株式會社，未經東芝存儲器株式會社許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201480047244.3/1.html，轉載請聲明來源鉆瓜專利網。
