[發明專利]可重構邏輯器件

有效

• 申請號: 201480044015.6
• 申請日: 2014-08-22
• 公開（公告）號: CN105453436B
• 公開（公告）日: 2019-01-01
• 發明（設計）人: 佐藤正幸;志水勛
• 申請（專利權）人: 太陽誘電株式會社
• 主分類號: H03K19/177
• 分類號: H03K19/177
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 路勇

1.一種可重構邏輯器件，構成為邏輯要素或連接要素；且

具備多個存儲元單元，所述多個存儲元單元各自存儲構成信息而構成為邏輯要素及/或連接要素；且

所述多個存儲元單元分別具有：

一對邏輯用位線，對應于存儲元列而配置；

邏輯用字線；以及

反相器部，與所述一對邏輯用位線連接；

所述反相器部具有：

第1CMOS，從所述一對邏輯用位線中的一個接收輸入信號，并且具有第1MOS晶體管與第2MOS晶體管；以及第2CMOS，從所述一對邏輯用位線中的另一個接收輸入信號，并且具有第3MOS晶體管與第4MOS晶體管；并且，所述反相器部是：

將第1MOS晶體管與第3MOS晶體管的輸出信號組即第1差動信號以及第2MOS晶體管與第4MOS晶體管的輸出信號組即第2差動信號作為邏輯用數據信號輸出到其他存儲元單元。

2.根據權利要求1所述的可重構邏輯器件，其中所述存儲元單元是多查找表。

3.根據權利要求1所述的可重構邏輯器件，其還具備差動四線式邏輯的邏輯用地址譯碼器，所述邏輯用地址譯碼器將從其他存儲元單元輸出的邏輯用數據信號作為邏輯用地址信號而接收。

4.根據權利要求1所述的可重構邏輯器件，其具備地址譯碼器，所述地址譯碼器連接于所述多個存儲元單元，并且對指定所述連接的多個存儲元單元的任一個存儲元的地址信號進行譯碼，輸出要選擇字線的字線選擇信號；且

所述多個存儲元單元分別具有：

一對存儲器用位線，對應于存儲元列而配置；以及

存儲器用字線，與所述地址譯碼器連接。

5.根據權利要求4所述的可重構邏輯器件，其還具備連接于所述存儲器用位線的讀出放大器。

6.一種可重構邏輯器件的控制方法，是可重構邏輯器件的控制方法，所述可重構邏輯器件構成為邏輯要素或連接要素，且

所述可重構邏輯器件具備多個存儲元單元，所述多個存儲元單元各自存儲構成信息而構成為邏輯要素及/或連接要素；且

所述多個存儲元單元分別具有：一對邏輯用位線，對應于存儲元列而配置；邏輯用字線；以及反相器部，與所述一對邏輯用位線連接；

所述反相器部具有：第1CMOS，具有第1MOS晶體管與第2MOS晶體管；以及第2CMOS，具有第3MOS晶體管與第4MOS晶體管；且

所述反相器部是：

從所述一對邏輯用位線中的一個接收輸入信號，

從所述一對邏輯用位線中的另一個接收輸入信號，且

將第1MOS晶體管與第3MOS晶體管的輸出信號組即第1差動信號以及第2MOS晶體管與第4MOS晶體管的輸出信號組即第2差動信號作為邏輯用數據信號輸出到其他存儲元單元。

7.根據權利要求6所述的可重構邏輯器件的控制方法，其中所述存儲元單元是多查找表。

8.根據權利要求6所述的可重構邏輯器件的控制方法，其中所述可重構邏輯器件還具備差動四線式邏輯的邏輯用地址譯碼器，

所述邏輯用地址譯碼器是將從其他存儲元單元輸出的邏輯用數據信號作為邏輯用地址信號而接收。

9.根據權利要求6所述的可重構邏輯器件的控制方法，其中所述可重構邏輯器件具備連接于所述多個存儲元單元的地址譯碼器；

所述多個存儲元單元分別具有：

一對存儲器用位線，對應于存儲元列而配置；以及

存儲器用字線，與所述地址譯碼器連接；且

所述地址譯碼器是接收指定所述連接的多個存儲元單元的任一個存儲元的地址信號，并對所述地址信號進行譯碼，輸出要選擇字線的字線選擇信號。

10.根據權利要求9所述的可重構邏輯器件的控制方法，其中所述可重構邏輯器件還具備連接于所述存儲器用位線的讀出放大器，

所述讀出放大器從所述存儲器用位線讀出數據。