[發明專利]作為顯示裝置的像素元件的氧化物半導體晶體管及其制造方法

在審

• 申請號: 201480033487.1
• 申請日: 2014-05-12
• 公開（公告）號: CN105324848A
• 公開（公告）日: 2016-02-10
• 發明（設計）人: 張震;石萬柱;嚴在光;李秀熙
• 申請（專利權）人: 慶熙大學校產學協力團
• 主分類號: H01L29/786
• 分類號: H01L29/786;H01L21/335
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 楊貝貝;臧建明

技術領域

本發明的實施例涉及具有高性能的電子特性且作為顯示裝置的像素元件的氧化物半導體晶體管及其制造方法。

背景技術

目前，通過利用氧化物半導體即銦鎵鋅氧化物(a-IGZO：IndiumGalliumZincOxide)的驅動元件驅動的顯示裝置的開發速度非?？?。不僅如此，驅動顯示元件必不可少的逆變器乃至利用該逆變器的驅動電路的研究也非常普遍。

與此相關，韓國專利申請第10-2012-0087910號公開了一種蝕刻/阻擋(E/S：Etch/Stopper)型雙柵(dualgate)結構的氧化物半導體薄膜晶體管。

但是，目前的上述氧化物半導體薄膜晶體管具有下部柵電極與上部柵電極在電學上相分離、電壓不施加上部柵電極的特性。

另外，在上述氧化物半導體薄膜晶體管中，向上部柵電極施加特定電壓的情況下，該晶體管可以以耗盡模式(DepletionMode)使用，但施加上部柵電極的電壓與施加下部柵電極的電壓發生差異的情況下，具有電特性下降的問題。

并且，上部柵電極與源極/漏極之間發生寄生電壓，而這將降低具有高性能的電特性的氧化物半導體薄膜晶體管的特性。

并且，通過作為氧化物半導體薄膜晶體管的可靠性測試之一的NBIS(NBIS：NegativeBiasIlluminationStress)發現，非晶銦鎵鋅氧化物(amorphousidiumgallium-zinc-oxied；a-IGZO)薄膜晶體管具有電特性嚴重變化的缺點。

發明內容

技術問題

為解決上述現有技術的問題，本發明的目的在于提供一種具有高性能的電特性且作為顯示裝置的像素元件的氧化物半導體晶體管及其制造方法。

并且，本發明的另一目的在于提供一種能夠提高NBIS(NegativeBiasIlluminationStress)可靠性的作為顯示裝置的像素元件的氧化物半導體晶體管及其制造方法。

本領域技術人員可通過以下記載的實施例明確理解本發明的其他目的。

技術方案

為達成上述目的，根據本發明的一個優選實施例提供一種氧化物半導體晶體管，其作為顯示裝置的像素元件，包括：基板；第一柵電極，其位于所述基板上；源極及漏極，其位于所述第一柵電極上；以及，第二柵電極，其位于所述源極及所述漏極上，其中，所述第一柵電極與所述第二柵電極電連接且被施加相同的電壓，所述第二柵電極的寬度短于所述源極與所述漏極之間的寬度。

并且，根據本發明的另一實施例提供一種氧化物半導體晶體管，其作為顯示裝置的像素元件，包括：基板；第一柵電極，其位于所述基板上；源極及漏極，其位于所述第一柵電極上；以及，第二柵電極，其位于所述源極及所述漏極上，其中，所述第一柵電極與所述第二柵電極配置于同一軸上，所述第二柵電極的寬度短于所述第一柵電極的寬度，所述第一柵電極與所述第二柵電極電連接且被施加相同的電壓。

并且，根據本發明的又一實施例提供一種氧化物半導體晶體管的制造方法，其用于制造作為顯示裝置的像素元件的氧化物半導體晶體管，包括：在所述基板上形成第一柵電極的步驟；在所述第一柵電極上依次形成柵極絕緣膜、氧化物半導體層及蝕刻阻擋的步驟；在所述柵極絕緣膜、所述氧化物半導體層及所述蝕刻阻擋上形成源極/漏極的步驟；在所述源極/漏極上形成保護層的步驟；以及，在所述保護層上形成第二柵電極及電連接所述第一柵電極與所述第二柵電極的連接電極的步驟，其中，所述第二柵電極的寬度短于所述源極與所述漏極之間的寬度。

技術效果

本發明的作為顯示裝置的像素元件的氧化物半導體晶體管的高性能的電特性上升。

并且，本發明的氧化物半導體晶體管的NBIS可靠性上升，并且能夠具有高性能的電特性。

附圖說明

圖1為顯示根據本發明一個實施例的氧化物半導體晶體管的立體圖；

圖2為顯示根據本發明一個實施例的氧化物半導體晶體管的剖面及等效電路的示意圖；

圖3為顯示根據本發明一個實施例的氧化物半導體晶體管制造方法的整體流程的示意圖；

圖4為比較根據本發明一個實施例的氧化物半導體晶體管中，第二柵電極的寬度長于第一柵電極及源極與漏極之間的寬度的氧化物半導體晶體管與第二柵電極的寬度短于第一柵電極及源極與漏極之間的寬度的氧化物半導體晶體管的結構的示意圖；