[發明專利]半導體器件及其制造方法

在審

• 申請號: 201480027415.6
• 申請日: 2014-11-13
• 公開（公告）號: CN105793964A
• 公開（公告）日: 2016-07-20
• 發明（設計）人: 前川和義;河野祐一
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L21/3205
• 分類號: H01L21/3205;H01L21/768;H01L23/522
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 楊宏軍;李文嶼

技術領域

本發明涉及半導體器件及其制造方法，尤其涉及適用于在半導體 基板的主面上所形成的多層布線層的上部具有用金屬膜構成的再布 線的半導體器件及其制造方法的有效技術。

背景技術

半導體器件中，在形成有例如CMIS(ComplementaryMetal InsulatorSemiconductor，互補金屬絕緣體半導體)晶體管等半導體元 件的半導體基板的上部用以例如Cu(銅)或Al(鋁)為主成分的金 屬膜形成有多層布線，在多層布線的上部形成有最終鈍化膜。

日本特開2003-234348號公報(專利文獻1)中公開了下述技術： 在最終鈍化膜上形成以Cu為主成分的再布線，將形成于最終鈍化膜 之下的最上層布線的電極焊盤與再布線電連接。

在日本特開2012-4210號公報(專利文獻2)的圖25中公開了下 述構造：線20連接于形成為局部覆蓋以Cu為主要成分的再布線15 的上表面以及側面的焊盤18。

在日本特開2000-306938號公報(專利文獻3)的摘要中公開了 下述內容：通過用在鈍化膜6上具有伸出的伸出部位9的屏蔽金屬膜 8完全覆蓋形成于鈍化膜4上的由鋁合金構成的再布線層6，從而抑 制再布線層6發生遷移、腐蝕。

“DevelopmentofhighlyreliableCuwiringofL/S＝1/1μmforchip tochipinterconnection"(非專利文獻1)中公開了下述構造：為了提 高用SAP(Semi-AdditivePrtocess)法形成的Cu布線的可靠性，在 Cu布線的上表面以及側面設置有用無電解鍍敷法形成的金屬屏蔽膜。

現有技術文獻

專利文獻

專利文獻1:日本特開2003-234348號公報

專利文獻2:日本特開2012-4210號公報

專利文獻3:日本特開2000-306938號公報

非專利文獻

非專利文獻1:T.Kankietal.，“DevelopmentofhighlyreliableCu wiringofL/S＝1/1μmforchiptochipinterconnection"Interconnect TechnologyConference，2012IEEEInternational，4-6June2012

發明內容

發明要解決的課題

本申請的發明人所研究的具有再布線的半導體器件(半導體集成 電路裝置)具有半導體芯片、連接于半導體芯片的線(wire)和對半 導體芯片以及線進行封固的封固體。半導體芯片具有半導體元件、電 連接于半導體元件且以Cu為主成分的再布線、和將半導體元件與再 布線電連接的由多層布線層構成的布線。再布線連接于焊盤電極即由 多層布線層的最上層布線層所形成的布線的一部分。由最上層布線層 所形成的布線與再布線之間，通過將由最上層布線層所形成的布線覆 蓋的表面保護膜與形成于表面保護膜上的第一有機保護膜而電分離， 再布線經由設置為將焊盤電極露出的表面保護膜與第一有機保護膜 的開口而與焊盤電極電連接。再布線的上表面和側面被第二有機保護 膜覆蓋，第二有機保護膜具有將在再布線的上表面形成的外部焊盤電 極露出的開口，線通過該開口部連接于再布線。

在半導體芯片形成有多條再布線，再布線的最小線寬為12μm， 相鄰的再布線的最小間隔為15μm。在再布線的下表面設置有用于形 成再布線的由金屬膜(例如Cr膜)構成的種子層，但再布線的上表 面以及側面與第二有機保護膜接觸。

本申請發明人所研究的半導體器件，要求高耐壓性、高可靠性， 實施了被稱為HAST(HighlyAcceleratedtemperatureandhumidity StressTest)試驗的高溫高濕氣氛中的工作試驗。根據本申請發明人的 研究，判明：在HAST試驗中，在相鄰的再布線之間，從一條再布線 以樹枝狀析出Cu，相鄰的再布線之間發生耐壓劣化或短路，半導體 器件的可靠性降低。而且，還發現：Cu的樹枝狀析出，在表面保護 膜與第一有機保護膜的界面或第一有機保護膜與第二有機保護膜的 界面發生。