[發明專利]具有局部/全局位線架構以及用于在讀取時全局位線放電的另外的電容的存儲器

有效

• 申請號: 201480019277.7
• 申請日: 2014-04-01
• 公開（公告）號: CN105229744B
• 公開（公告）日: 2018-04-27
• 發明（設計）人: A·斯坦斯菲爾德
• 申請（專利權）人: 蘇爾格有限公司
• 主分類號: G11C11/419
• 分類號: G11C11/419;G11C7/12;G11C7/18
• 代理公司: 北京泛華偉業知識產權代理有限公司11280
• 代理人: 王勇,李科

1.一種存儲器件(10)，包括：

a)多個存儲器單元，每個存儲器單元(20)與字線(25)關聯，所述多個存儲器單元被分組為多個存儲器單元組(30)；

b)具有一個或多個局部位線(31，32)的每個存儲器單元組(30)，所述一個或多個局部位線(31，32)操作地連接至所述存儲器單元組(30)中的每個存儲器單元(20)，對于所述一個或多個局部位線(31，32)來說，對存儲器單元的訪問由關聯字線(25)控制；以及

c)連接至感測放大器的一個或多個全局位線(11，12)，所述感測放大器被配置為根據所述一個或多個全局位線(11，12)的狀態確定在存儲器單元(20)中存儲的數據值；

其中，每個存儲器單元組(30)被配置為當所述存儲器單元組(30)的存儲器單元(20)正被讀取時使得所述存儲器單元組(30)的一個或多個局部位線(31，32)作為輸入被提供給邏輯電路(33)并且不連接至所述全局位線(11，12)，所述邏輯電路(33)被配置為根據所述存儲器單元組(30)的一個或多個局部位線(31，32)的狀態使得電容元件(34)連接至所述一個或多個全局位線(11，12)中的一個；以及

其中所述電容元件(34)由電容器(34a)或一個或多個另外的存儲器單元組(30a)的一個或多個局部位線(31a，32a)提供。

2.根據權利要求1所述的存儲器件，其中，正被讀取的存儲器單元的存儲器單元組(30)位于所述存儲器件(10)的列內，并且所述電容元件(34)由位于所述存儲器件(10)的同一列內的鄰近存儲器單元組(33a)的一個或多個局部位線(31a，32a)提供。

3.根據權利要求1所述的存儲器件，其中，正被讀取的存儲器單元位于所述存儲器件(10)的行內，并且所述電容元件(34)由一個或多個另外的存儲器單元組(30b，30c，30d)提供，對于所述一個或多個另外的存儲器單元組(30b，30c，30d)來說，每一個中的至少一個存儲器單元(20)位于所述存儲器件(10)的同一行內。

4.根據權利要求1所述的存儲器件，并且還包括局部位線選擇電路(14)，所述局部位線選擇電路(14)被配置為控制哪個局部位線能夠經由所述邏輯電路(33)連接至所述全局位線(11，12)。

5.根據權利要求4所述的存儲器件，其中，所述存儲器單元組(30)和所述一個或多個另外的存儲器單元組(30b，30c，30d)的局部位線中的每一個經由開關(40，41)操作地連接至共享線路(34b)，所述開關由所述局部位線選擇電路(14)控制，并且所述共享線路(34)經由所述邏輯電路(33)操作地連接至所述全局位線(11，12)。

6.根據權利要求5所述的存儲器件，其中，將所述存儲器單元組(30)和所述一個或多個另外的存儲器單元組(30b，30c，30d)中的每一個的局部位線連接至所述共享線路(34b)的開關被配置為由所述局部位線選擇電路(14)提供的對應的列選擇信號(42，42b，42c，42d)激活。

7.根據權利要求5或6所述的存儲器件，其中，所述局部位線選擇電路(14)被配置為當所述存儲器單元組(30)的存儲器單元(20)正被讀取時，使得所述存儲器單元組(30)的一個或多個局部位線(31，32)不連接至所述共享線路(34b)或者使得僅所述一個或多個另外的存儲器單元組(30b，30c，30d)中的每一個的局部位線連接至所述共享線路(34b)。

8.根據權利要求5中任何一個所述的存儲器件，并且還包括預先充電電壓控制電路(15)，所述預先充電電壓控制電路(15)包括由控制信號控制的開關(15a)，所述開關(15a)將預先充電電壓供應(15)操作地連接至所述共享線路(34b)。

9.根據權利要求5中任何一個所述的存儲器件，并且還包括電容控制電路(16)，所述電容控制電路(16)包括由控制信號控制的開關(16a)，所述開關(16a)將另外的電容元件(16b)操作地連接至所述共享線路(34b)。

10.根據權利要求8或9所述的存儲器件，并且還包括反饋控制電路，所述反饋控制電路被配置為檢測由所述感測放大器從存儲器單元讀取的數據值中的錯誤，并且針對與所述感測放大器關聯的存儲器單元根據所監控的錯誤率改變所述控制信號。