[發明專利]單元編程驗證

有效

• 申請號: 201480009019.0
• 申請日: 2014-02-24
• 公開（公告）號: CN104981876B
• 公開（公告）日: 2019-02-22
• 發明（設計）人: D.J.楚;R.W.曾;D.里弗斯
• 申請（專利權）人: 英特爾公司
• 主分類號: G11C13/02
• 分類號: G11C13/02;G11C16/34
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 陳振;付曼

1.一種相變存儲器，包括：

相變存儲器單元陣列；以及

重置驗證電路，用于：

將重置脈沖發送到所述單元陣列中的至少一個單元；響應跨所述至少一個單元應用第一驗證電壓，感應所述至少一個單元的閾值電壓；響應跨所述至少一個單元應用第二驗證電壓，感應所述至少一個單元的重置單元閾值電壓；以及確定所述至少一個單元的所述閾值電壓是否低于所述第一或第二驗證電壓，如果所述至少一個單元通過第一驗證電壓但未通過第二驗證電壓，則確定所述至少一個單元受第一驗證電壓干擾。

2.如權利要求1所述的存儲器，其中所述第二驗證電壓高于設置單元閾值電壓，并且所述第一驗證電壓低于重置單元閾值電壓。

3.如權利要求1所述的存儲器，其中所述重置驗證電路重復進行以下操作：發送所述重置脈沖；通過應用所述第一與第二驗證電壓，感應所述相變存儲器單元的所述閾值電壓；以及在重置單元閾值電壓低于所述第一或第二驗證電壓時確定所述重置單元閾值電壓是否低于所述第一或第二驗證電壓。

4.如權利要求3所述的存儲器，其中所述重置驗證電路重復所述發送、感應和確定預確定的次數。

5.如權利要求3所述的存儲器，其中隨著每次重復，增大所述重置脈沖的電壓或電流、所述第一驗證電壓或所述第二驗證電壓。

6.如權利要求5所述的存儲器，其中在所述重置單元閾值電壓高于所述第一與第二驗證電壓前的重復是迭代，并且所述重置驗證電路，在前一迭代后的隨后迭代中，從原始第一與第二驗證電壓開始，通過所述隨后的迭代中的每次重復來增大所述第一與第二驗證電壓。

7.一種為相變存儲器驗證單元編程的方法，包括：

將重置脈沖發送到相變存儲器單元；

響應跨所述相變存儲器單元應用第一驗證電壓，感應所述相變存儲器單元的閾值電壓；

響應跨所述相變存儲器單元應用低于所述第一驗證電壓的第二驗證電壓，感應所述相變存儲器單元的所述閾值電壓；

確定所述閾值電壓是否低于所述第一或第二驗證電壓；

如果所述相變存儲器單元通過第一驗證電壓但未通過第二驗證電壓，則確定所述相變存儲器單元受第一驗證電壓干擾。

8.如權利要求7所述的方法，其中確定所述相變存儲器單元的所述閾值電壓是否低于所述第一或第二驗證電壓包括確定在所述第一或第二驗證電壓的應用后所述相變存儲器單元是否具有降低的電阻。

9.如權利要求7所述的方法，其中所述第一驗證電壓低于重置單元閾值電壓。

10.如權利要求7所述的方法，還包括如果所述相變存儲器單元的所述閾值電壓低于所述第二驗證電壓，則確定所述相變存儲器單元受所述第一驗證電壓干擾。

11.如權利要求7所述的方法，還包括在所述相變存儲器單元的所述閾值電壓高于所述第一與第二驗證電壓時，確定所述相變存儲器單元被成功重置。

12.如權利要求7所述的方法，還包括選擇所述第二驗證電壓，使得與使用所述第一驗證電壓干擾所述相變存儲器單元的概率相比，干擾所述相變存儲器單元的概率降低至少50％。

13.如權利要求7所述的方法，還包括在所述相變存儲器單元的所述閾值電壓低于所述第一或第二驗證電壓時，將所述相變存儲器單元識別為受干擾。