[發(fā)明專利]雙端口靜態(tài)隨機(jī)存取存儲器(SRAM)

有效

• 申請?zhí)枺?/td>: 201480008974.2
• 申請日: 2014-02-27
• 公開（公告）號: CN104995686B
• 公開（公告）日: 2019-01-22
• 發(fā)明（設(shè)計）人: P·科拉爾;G·H·潘迪亞;U·巴塔查里亞;Z·郭
• 申請（專利權(quán)）人: 英特爾公司
• 主分類號: G11C11/413
• 分類號: G11C11/413
• 代理公司: 永新專利商標(biāo)代理有限公司 72002
• 代理人: 陳松濤;王英

1.一種用于存儲數(shù)據(jù)的存儲器單元電路，包括：

一對交叉耦合的反相器，所述一對交叉耦合的反相器用于存儲所述存儲器單元電路的狀態(tài)；

多個存取器件，所述多個存取器件耦合到所述一對交叉耦合的反相器，所述多個存取器件用以提供對所述一對交叉耦合的反相器的訪問；以及

一組電不活躍的p型金屬氧化物半導(dǎo)體(PMOS)器件，所述一組電不活躍的p型金屬氧化物半導(dǎo)體(PMOS)器件耦合到所述一對交叉耦合的反相器，所述一組電不活躍的PMOS器件與所述一對交叉耦合的反相器的一部分組合，以實(shí)現(xiàn)用于所述存儲器單元電路的連續(xù)p型擴(kuò)散層，其中，第一電不活躍的PMOS器件的柵極耦合到第二電不活躍的PMOS器件的柵極。

2.根據(jù)權(quán)利要求1所述的存儲器單元電路，其中，所述電不活躍的PMOS器件用以增加所述p型擴(kuò)散層的密度。

3.根據(jù)權(quán)利要求1所述的存儲器單元電路，其中，至少一個存取器件的尺寸在不增加所述存儲器單元電路的高度的情況下增加直至極限。

4.根據(jù)權(quán)利要求1所述的存儲器單元電路，其中，所述一組電不活躍的PMOS器件包括四個PMOS器件。

5.根據(jù)權(quán)利要求1所述的存儲器單元電路，還包括：

第一端口的位線和第二端口的位線，所述第一端口的位線和所述第二端口的位線耦合到所述多個存取器件，所述位線用以在對所述一對交叉耦合的反相器的讀取和寫入操作期間傳送數(shù)據(jù)；以及

Vcc線，所述Vcc線耦合到所述一對交叉耦合的反相器，其中，所述Vcc線用以使所述第一端口的所述位線與所述第二端口的所述位線隔離。

6.根據(jù)權(quán)利要求1所述的存儲器單元電路，其中，結(jié)合將讀取幫助用于讀取訪問，至少一個存取器件的尺寸在不增加所述存儲器單元電路的高度的情況下增加直至極限。

7.根據(jù)權(quán)利要求1所述的存儲器單元電路，還包括：

第一端口的字線，所述第一端口的字線耦合到所述存取器件中的至少一個；以及

第二端口的字線，所述第二端口的字線耦合到所述存取器件中的至少一個，所述字線用以控制所述存取器件，其中，所述存儲器單元電路包括四個多晶硅跡線，以提供所述第一端口的所述字線與所述第二端口的所述字線的隔離。

8.根據(jù)權(quán)利要求1所述的存儲器單元電路，其中，所述存儲器單元電路包括雙端口SRAM單元。

9.一種用于存儲數(shù)據(jù)的設(shè)備，包括：

用于存儲具有p型金屬氧化物半導(dǎo)體(PMOS)器件和n型金屬氧化物半導(dǎo)體(NMOS)器件的所述設(shè)備的狀態(tài)的構(gòu)件；

用于提供對所述設(shè)備的訪問的構(gòu)件；以及

一組電不活躍的PMOS器件，所述一組電不活躍的PMOS器件用以實(shí)現(xiàn)用于所述設(shè)備的所述PMOS器件的連續(xù)p型擴(kuò)散層，其中，第一電不活躍的PMOS器件的柵極耦合到第二電不活躍的PMOS器件的柵極。

10.根據(jù)權(quán)利要求9所述的設(shè)備，其中，所述電不活躍的PMOS器件用以增加所述p型擴(kuò)散層的密度。

11.根據(jù)權(quán)利要求9所述的設(shè)備，其中，所述一組電不活躍的PMOS器件包括至少兩個PMOS器件。

12.根據(jù)權(quán)利要求9所述的設(shè)備，還包括：

第一端口的位線，所述第一端口的位線耦合到所述NMOS器件和所述PMOS器件中的至少一個；以及

第二端口的位線，所述第二端口的位線耦合到所述NMOS器件和所述PMOS器件中的至少一個，所述位線用以在對所述PMOS器件和所述NMOS器件的讀取和寫入操作期間傳送數(shù)據(jù)。

13.根據(jù)權(quán)利要求12所述的設(shè)備，還包括：

Vcc線，所述Vcc線用以向所述設(shè)備提供電力并且用以使所述第一端口的所述位線與所述第二端口的所述位線隔離。