[發明專利]用于存儲器設備中的寫輔助的寫激勵器

有效

• 申請號: 201480007455.4
• 申請日: 2014-01-30
• 公開（公告）號: CN104981875B
• 公開（公告）日: 2017-10-24
• 發明（設計）人: C·鄭;N·德塞;R·瓦蒂孔達
• 申請（專利權）人: 高通股份有限公司
• 主分類號: G11C11/419
• 分類號: G11C11/419
• 代理公司: 上海專利商標事務所有限公司31100
• 代理人: 袁逸

對相關申請的交叉引用

本申請要求于2013年2月6日提交的美國非臨時申請No.13/760,988的優先權，其全部內容通過援引納入于此。

技術領域

本公開涉及存儲器單元在低電壓電平具有改善的可寫性的存儲器設備。

背景技術

隨著半導體器件可伸縮性的提升，有兩個目的是要使得此類半導體器件更密集并且更具功率效率。降低工作電壓有時被用以達成功率效率。在存儲器設備的情形中，在向存儲器單元寫入時，由于其中的晶體管的不穩定行為，降低的電壓可能引發可靠性問題。

圖1解說了常規存儲器單元102，其包括單元核114(第一反相器104、和第二反相器106)、第一寫晶體管108、第二寫晶體管110、和讀訪問晶體管對112。圖2解說了圖1的存儲器單元102的一部分的詳細實現。在一個示例中，存儲器單元102可以是易失性存儲器。

存儲器核114可包括第一反相器104(其包括第一激勵晶體管206(圖2，下拉晶體管)和第一負載晶體管208(上拉晶體管))、和第二反相器106(其包括第二激勵晶體管202(下拉晶體管)和第二負載晶體管204(上拉晶體管))。在該示例中，負載晶體管204和208(上拉晶體管)是P溝道金屬氧化物硅(PMOS)晶體管，并且激勵晶體管202和206(下拉晶體管)是N溝道金屬氧化物硅(NMOS)晶體管。位單元102可以被耦合到寫位線(WBL)118,、(WBLB)120以及寫字線(WWL)116，它們一起操作以在單元核114中存儲一位信息。當寫字線(WWL)116被斷言(即，變為高狀態)時，寫位線(WBL)118和(WBLB)120處的狀態被存儲在單元核114中。位單元102也可被耦合到讀位線(RBL)122和讀字線(RWL)124，它們一起操作以從單元核114讀取一位信息。當讀位線(RBL)122和讀字線(RWL)124二者都被斷言(例如，變為高狀態)時，就通過讀訪問晶體管112讀取了位。在一些示例性實現中，字線WWL 116和RWL 124以及位線WBL 118、WBLB 120和RBL 122可以在多個位單元之間被共享，從而通過字線和位線的特定組合從該多個位單元中僅選擇一個位單元。

第一反相器104使得其輸出在節點B處被耦合到第二寫晶體管110的漏極。例如，如圖2中所解說的，第一負載晶體管208的漏極、第一激勵晶體管206的源極、以及第二寫晶體管110的漏極在節點B處被耦合。第一激勵晶體管206的柵極和第一負載晶體管208的柵極被一起耦合到第二反相器106的輸出(即，節點A)。

類似地，第二反相器106使得其輸出在節點A處被耦合到第一寫晶體管108的漏極。例如，如圖2中所解說的，第二負載晶體管204的漏極、第二激勵晶體管202的源極、以及第一寫晶體管108的漏極在節點A處被耦合。第二激勵晶體管202的柵極和第二負載晶體管204的柵極被一起耦合到第一反相器104的輸出(即，節點B)。由此，以這種常規方式，第一反相器104和第二反相器106被交叉耦合，這意味著每個反相器的輸出被連接到另一反相器的輸入，以形成存儲單個信息位的單元核114。

第一寫晶體管108的漏極被連接到第二反相器106的輸出(即，節點A)。類似地，互補的第二寫晶體管110被耦合到第一反相器104的輸出(即，節點B)。第二寫晶體管110和第一寫晶體管108的柵極各自被連接到寫字線(WWL)116。第二寫晶體管110和第一寫晶體管108一起形成與WWL 116、寫位線(WBL)118和互補寫位線(WBLB)120合作對存儲器單元102強加狀態的寫電路。

若WBL 118被設成值Vdd(邏輯1或高)而WBLB 120被設成值Vss(邏輯0或低)，那么，當WWL 116被斷言(設成Vdd、高或邏輯1)時，第二反相器106的輸出Q(節點A)將被設成值Vdd-Vtn，其中Vtn是第一寫晶體管108的閾值電壓，而第一反相器104的輸出(節點B)將被設成Vss。這是因為，第二寫晶體管110(例如，NMOS晶體管)在飽和工作區啟動并且最終在其漏-源電壓Vds＝0時在線性區工作。一旦節點B達到Vss，第二反相器106的第二負載晶體管204(例如，PMOS)就將節點A恢復到滿Vdd。