[實用新型]一種高速信號的眼圖測試裝置

有效

• 申請號: 201420772798.7
• 申請日: 2014-12-09
• 公開（公告）號: CN204272138U
• 公開（公告）日: 2015-04-15
• 發明（設計）人: 周鵬
• 申請（專利權）人: 武漢普賽斯電子技術有限公司
• 主分類號: H04B17/30
• 分類號: H04B17/30
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種高速信號的眼圖測試裝置,其包括順序電性連接的前端采樣模塊、現場可編程門陣列芯片和液晶顯示器，其特征在于:所述的前端采樣模塊包括輸入端與被測信號連接的ADC驅動電路、ADC采樣電路、延時電路，所述的ADC驅動電路的輸出端與所述的ADC采樣電路相連，并所述的延時電路的輸入端與時鐘信號，且其輸出端與所述的ADC采樣電路電性相連；所述的現場可編輯門陣列芯片包括數據讀取存儲器、采樣數據處理器和延時控制模塊，所述的延時控制模塊的輸出端與所述的延時電路相連，且該數據讀取存儲器的輸入端與所述ADC采樣電路的輸出端相連，并使所述的數據讀取存儲器的輸出端通過所述的采樣數據處理器與所述的液晶顯示器電性連接。

2.如權利要求1所述的一種高速信號的眼圖測試裝置，其特征在于：所述的現場可編程門陣列芯片還包括一與采樣數據處理電路電性相連的通信控制電路，并使得所述的通信控制電路的輸出端與一PC控制機電性相連。

3.如權利要求1所述的一種高速信號的眼圖測試裝置，其特征在于：所述的延時電路為高精度延時電路，且其包括延時測試電路、延時鎖相輸出電路，所述的延時測試電路輸出控制總線與延時鎖相輸出電路連接，時鐘信號輸入至延時測試電路，生成一系列計數器的計數控制信號輸出到延時鎖相輸出電路；被延時信號或時鐘信號輸入至延時鎖相輸出電路，鎖相輸出電路根據計數控制信號進行延時，輸出延時信號。

4.如權利要求3所述的一種高速信號的眼圖測試裝置，其特征在于：所述的時鐘信號為被測信號所提供的同源時鐘信號。