[實用新型]一種多通道的干擾信號采集電路

有效

• 申請號: 201420723525.3
• 申請日: 2014-11-27
• 公開（公告）號: CN204202643U
• 公開（公告）日: 2015-03-11
• 發明（設計）人: 龍寧;張星星
• 申請（專利權）人: 成都龍騰中遠信息技術有限公司
• 主分類號: G01D21/00
• 分類號: G01D21/00
• 代理公司: 成都金英專利代理事務所(普通合伙) 51218
• 代理人: 袁英

技術領域

本實用新型涉及一種信號采集電路，特別是涉及一種多通道的干擾信號采集電路。

背景技術

數據采集系統是計算機智能儀器與外界物理世界聯系的橋梁，是獲取信息的重要途徑。數據采集技術主要指從傳感器輸出的微弱電信號，經信號調理、模數轉換到存儲、記錄這一過程所涉及的技術。隨著計算機和信息技術的飛速發展，信號傳輸在人們的生產與生活中占據越來越重要的地位，但在信號的傳輸過程有一個影響傳輸效果的因素，那就是干擾信號。因此，對干擾信號進行采集與處理就非常重要了。

而多通道采集在數據采集與處理系統中應用非常廣泛，多通道到采集中最重要的就是要做到同步采集，完全同步是最理想的，但完全同步都是在理論上，實際采集過程中是不可能做到的。所以如何減小多通道采集的同步時間就很重要了，這也是現在多通道采集技術面臨的一個難點與不足。

實用新型內容

本實用新型目的在于克服現有技術的不足，提供一種采用同源同相的時鐘源作為采樣時鐘的、使用方便的、準確性高的多通道的干擾信號采集電路。

本實用新型的技術方案是這樣實現的：一種多通道的干擾信號采集電路，它包括多路AD采集器、FPGA芯片、DSP處理器、以太網PHY芯片、時鐘管理器和晶振，所述的多路AD采集器接收來自外部的干擾信號，AD采集器的輸出與FPGA芯片連接，FPGA芯片通過GTX接口與外部總線連接，FPGA芯片還通過DSP數據總線與DSP處理器連接，DSP處理器一端與預設的PCI接口連接，另一端通過以太網PHY芯片與千兆以太網連接；所述的時鐘管理器一路輸入端接收來自晶振的基準信號，時鐘管理器的輸出端與多路AD采集器連接，時鐘管理器到多路AD采集器的每一路的的PCB走線長度等長。

所述的一種多通道的干擾信號采集電路，還包括一個低壓差分信號LVDS電路，LVDS電路的輸入端與外部信號連接，LVDS電路的輸出端與FPGA芯片連接。

所述的時鐘管理器另一路輸入端接收來自外部觸發源的控制。

所述的FPGA芯片還包括一個同步觸發和秒脈沖輸入的接口。

所述的多路AD采集器路數為8路。

所述的一種多通道的干擾信號采集電路還包括一個DDR2，所述的DDR2與FPGA芯片連接。

所述的一種多通道的干擾信號采集電路還包括一個FLASH，所述的FLASH與DSP處理器連接。

所述的一種多通道的干擾信號采集電路還包括一個CAN總線接口。

所述的一種多通道的干擾信號采集電路，還包括一個PCIe接口。

所述的FPGA芯片通過PPS接收來自外部的信號。

本實用新型的有效增益效果是：多通道AD的采樣時鐘來均自于同一時鐘源，保證了采樣時鐘的同頻同源，時鐘源可以使用外供或本地時鐘作為采樣時鐘；時鐘信號到各個AD器件的PCB走線長度嚴格等長，保證了采樣時鐘的嚴格同相；采用同一個外部觸發源作為信號開始采樣的觸發信號，保證了數據采集的同步性；同步采樣時鐘和同步觸發信號也送給了FPGA芯片，FPGA芯片對多路AD采集數據的同步接收；經過這些保證可以使多通道采樣的同步時間<0.1ns，此時間可以認為系統固有誤差，可以通過系統上電后，采用軟件進行標校得于修正，使得采集具有很高的準確性。

附圖說明

圖1為本實用新型的原理框圖。

具體實施方式

下面結合附圖進一步描述本實用新型的技術方案，如圖1所示：一種多通道的干擾信號采集電路，它包括多路AD采集器、FPGA芯片、DSP處理器、以太網PHY芯片、時鐘管理器和晶振，所述的多路AD采集器接收來自外部的干擾信號，AD采集器的輸出與FPGA芯片連接，FPGA芯片通過GTX接口與外部總線連接，FPGA芯片還通過DSP數據總線與DSP處理器連接，DSP處理器一端與預設的PCI接口連接，另一端通過以太網PHY芯片與千兆以太網連接；所述的時鐘管理器一路輸入端接收來自晶振的基準信號，時鐘管理器的輸出端與多路AD采集器連接，時鐘管理器到多路AD采集器的每一路的的PCB走線長度等長。

所述的一種多通道的干擾信號采集電路，還包括一個低壓差分信號LVDS電路，LVDS電路的輸入端與外部信號連接，LVDS電路的輸出端與FPGA芯片連接。

所述的時鐘管理器另一路輸入端接收來自外部觸發源的控制。

所述的FPGA芯片還包括一個同步觸發和秒脈沖輸入的接口。

所述的多路AD采集器路數為8路。

所述的一種多通道的干擾信號采集電路還包括一個DDR2，所述的DDR2與FPGA芯片連接。