[實用新型]一種多通道的干擾信號采集電路

有效

• 申請號: 201420723525.3
• 申請日: 2014-11-27
• 公開（公告）號: CN204202643U
• 公開（公告）日: 2015-03-11
• 發明（設計）人: 龍寧;張星星
• 申請（專利權）人: 成都龍騰中遠信息技術有限公司
• 主分類號: G01D21/00
• 分類號: G01D21/00
• 代理公司: 成都金英專利代理事務所(普通合伙) 51218
• 代理人: 袁英

1.一種多通道的干擾信號采集電路，其特征在于：它包括多路AD采集器、FPGA芯片、DSP處理器、以太網PHY芯片、時鐘管理器和晶振，所述的多路AD采集器接收來自外部的干擾信號，AD采集器的輸出與FPGA芯片連接，FPGA芯片通過GTX接口與外部總線連接，FPGA芯片還通過DSP數據總線與DSP處理器連接，DSP處理器一端與預設的PCI接口連接，另一端通過以太網PHY芯片與千兆以太網連接；所述的時鐘管理器的一路輸入端接收來自晶振的基準信號，時鐘管理器的輸出端與多路AD采集器連接，時鐘管理器到多路AD采集器的每一路的的PCB走線長度等長。

2.根據權利要求1所述的一種多通道的干擾信號采集電路，其特征在于：它還包括一個低壓差分信號LVDS電路，LVDS電路的輸入端與外部信號連接，LVDS電路的輸出端與FPGA芯片連接。

3.根據權利要求1所述的一種多通道的干擾信號采集電路，其特征在于：所述的時鐘管理器的另一路輸入端接收來自外部觸發源的控制。

4.根據權利要求1所述的一種多通道的干擾信號采集電路，其特征在于：所述的FPGA芯片還包括一個同步觸發和秒脈沖輸入的接口。

5.根據權利要求1所述的一種多通道的干擾信號采集電路，其特征在于：所述的多路AD采集器路數為8路。

6.根據權利要求1所述的一種多通道的干擾信號采集電路，其特征在于：它還包括一個DDR2，所述的DDR2與FPGA芯片連接。

7.根據權利要求1所述的一種多通道的干擾信號采集電路，其特征在于：它還包括一個FLASH，所述的FLASH與DSP處理器連接。

8.根據權利要求1所述的一種多通道的干擾信號采集電路，其特征在于：它還包括一個CAN總線接口。

9.根據權利要求1所述的一種多通道的干擾信號采集電路，其特征在于：它還包括一個PCIe接口。