[實用新型]一種遲滯軟啟動電路

有效

• 申請號: 201420587130.5
• 申請日: 2014-10-08
• 公開（公告）號: CN204244067U
• 公開（公告）日: 2015-04-01
• 發明（設計）人: 王文建
• 申請（專利權）人: 浙江商業職業技術學院
• 主分類號: H02M1/36
• 分類號: H02M1/36
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本實用新型涉及集成電路技術，尤其涉及到遲滯軟啟動電路。

背景技術

在開關電源系統中，為了防止較大的過沖電流使系統損傷，設置了軟啟動電路，可以使輸出電壓緩慢上升。

發明內容

本實用新型旨在解決現有技術的不足，提供一種防止過沖電流損壞電源系統的遲滯軟啟動電路。

遲滯軟啟動電路，包括分壓電路、偏置電路、遲滯比較電路和電容充放電電路：

所述分壓電路是對基準電壓進行分壓作為所述偏置電路和所述遲滯比較電路和所述電容充放電電路的參考電壓；

所述偏置電路是提供給所述遲滯比較電路偏置電流；

所述遲滯比較電路是對所述電容充放電電路的電容上的電壓和所述分壓電路分壓出來的參考電壓進行比較；

所述電容充放電電路是對所述充放電電路的電容上進行充放電。

所述分壓電路包括第一電阻、第二電阻和第三電阻：

所述第一電阻的一端接基準電壓VREF，另一端接所述第二電阻的一端和所述遲滯比較電路和所述電容充放電電路；

所述第二電阻的一端接所述第一電阻的一端和所述遲滯比較電路和所述電容充放電電路，另一端接所述偏置電路；

所述第三電阻的一端接所述第二電阻的一端和所述偏置電路，另一端接地。

所述偏置電路包括第一運放、第一PMOS管、第一NMOS管、第四電阻和第二PMOS管：

所述第一運放的正端接所述第二電阻的一端和所述第三電阻的一端，負端接所述第一NMOS管的源極和所述第四電阻的一端，輸出端接所述第一NMOS管的柵極；

所述第一PMOS管的柵極接漏極和所述第一NMOS管的漏極和所述第二PMOS管的柵極，源極接電源VCC；

所述第一NMOS管的柵極接所述第一運放的輸出端，漏極接所述第一PMOS管的漏極和柵極和所述第二PMOS管的柵極，源極接第四電阻的一端和所述第一運放的負端；

所述第四電阻的一端接所述第一運放的負端和所述第一NMOS管的源極，另一端接地；

所述第二PMOS管的柵極接所述第一PMOS管的柵極和漏極和所述第一NMOS管的漏極，漏極接所述遲滯比較電路，源極接電源VCC。

所述遲滯比較電路包括第三PMOS管、第二NMOS管、第四PMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第五PMOS管和第六PMOS管：

所述第三PMOS管的柵極接漏極和所述第六PMOS管的柵極和所述第二NMOS管的漏極，源極接電源VCC；

所述第二NMOS管的柵極接所述第四PMOS管的漏極和所述第三NMOS管的柵極和漏極和所述第四NMOS管的柵極，漏極接所述第三PMOS管的柵極和漏極和所述第六PMOS管的柵極，源極接地；

所述第四PMOS管的柵極接所述第一電阻的一端和所述第二電阻的一端和所述電容充放電電路，漏極接所述第二NMOS管的柵極和所述第三NMOS管的柵極和漏極和所述第四NMOS管的柵極，源極接所述第二PMOS管的漏極和所述第五PMOS管的源極；

所述第三NMOS管的柵極接漏極和所述第二NMOS管的柵極和所述第四PMOS管的漏極和所述第五NMOS管的漏極和所述第四NMOS管的柵極，源極接地；

所述第四NMOS管的柵極接所述第三NMOS管的柵極和漏極和所述第二NMOS管的柵極和所述第四PMOS管的漏極和所述第五NMOS管的漏極，漏極接所述第五NMOS管的柵極和所述第六NMOS管的柵極和漏極和所述第七NMOS管的柵極和所述第五PMOS管的漏極，源極接地；

所述第五NMOS管的柵極接所述第六NMOS管的柵極和漏極和所述第四NMOS管的漏極和所述第五PMOS管的漏極和所述第七NMOS管的柵極，漏極接所述第二NMOS管的柵極和所述第三NMOS管的柵極和漏極和所述第四NMOS管的柵極和所述第四PMOS管的漏極，源極接地；

所述第六NMOS管的柵極接漏極和所述第五NMOS管的柵極和所述第四NMOS管的漏極和所述第七NMOS管的柵極和所述第五PMOS管的漏極，源極接地；

所述第七NMOS管的柵極接所述第五NMOS管的柵極和所述第六NMOS管的柵極和漏極和所述第四NMOS管的漏極和所述第五PMOS管的漏極，漏極接所述第六PMOS管的漏極和所述電容充放電電路，源極接地；