[實用新型]一種非易失性三維半導體存儲器

有效

• 申請號: 201420532334.9
• 申請日: 2014-09-16
• 公開（公告）號: CN204130535U
• 公開（公告）日: 2015-01-28
• 發明（設計）人: 繆向水;錢航;童浩
• 申請（專利權）人: 華中科技大學
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L29/06;H01L29/10
• 代理公司: 華中科技大學專利中心 42201
• 代理人: 廖盈春

技術領域

本實用新型屬于微電子器件技術領域，更具體地，涉及一種非易失性三維半導體存儲器。

背景技術

為了滿足高效及廉價的微電子產業的發展，半導體存儲器件需要具有更高的集成密度。關于半導體存儲器件，因為它們的集成密度在決定產品價格方面是非常重要的，即高密度集成是非常重要的。對于傳統的二維及平面半導體存儲器件，因為它們的集成密度主要取決于單個存儲器件所占的單位面積，集成度非常依賴于掩膜工藝的好壞。但是，即使不斷用昂貴的工藝設備來提高掩膜工藝精度，集成密度的提升依舊是非常有限的。

作為克服這種二維極限的替代，三維半導體存儲器件被提出。三維半導體存儲器件，需要具有可以獲得更低制造成本的工藝，并且能夠得到可靠的器件結構。

對于閃存存儲器件，閃存的存儲單元為三端器件，三端分為:源極、漏極和柵極。源極和漏極與器件溝道相連，載流子在溝道中運動形成溝道電流使得源極和漏極導通，柵極電壓可以控制溝道中的載流子狀態從而控制溝道是否導通。閃存是一種電壓控制型器件，NAND(not?and)型閃存的擦和寫均是基于隧道效應，電流穿過浮置柵極與溝道之間的絕緣層，對浮置柵極進行充電(寫數據)或放電(擦除數據)。通過柵極電壓的控制使得電荷在浮柵中存儲，實現數據的存儲，在撤掉柵極電壓后，浮柵中存儲的電荷來控制溝道的通斷，從而可以在源極和漏極實現數據的讀取。

三維NAND型閃存存儲器中，溝道制備工藝是很具有挑戰性的，如果根據傳統的微電子材料工藝，溝道材料選用單晶硅材料，選用單晶硅材料工藝實現上就需要先通過刻蝕工藝形成溝道部分，再形成柵極結構，由于三維NAND型閃存存儲器需要在垂直方向或者平行方向上實現溝道的陳列，在硅襯底上的刻蝕工藝很難完成如此復雜的結構。

源極和漏極的重摻雜是一個技術難題，因為溝道區采用輕摻雜，而源漏區需要重摻雜來實現歐姆接觸，源、漏區與溝道區的摻雜濃度不同，所以就需要垂直溝道結構的垂直溝道部分需要分層制備，這樣層與層之間的對準就非常困難，并且摻雜梯度也很難控制。

實用新型內容

針對現有技術的缺陷，本實用新型的目的在于提供一種非易失性三維半導體存儲器，旨在解決現有技術中源、漏區與溝道區的摻雜濃度不同使得源、漏區與溝道區之間形成有PN結導致短溝效應的問題。

本實用新型提供了一種非易失性三維半導體存儲器，包括多個垂直方向的三維NAND存儲串，每一個三維NAND存儲串包括：水平襯底、垂直于所述襯底的圓柱形半導體區域、分別位于所述半導體區域上、下的第二電極和第一電極、包裹所述圓柱形半導體區域的隧穿電介質、圍繞隧穿電介質上、下分布了多個分立的電荷存儲層、包裹了隧穿電介質以及多個電荷存儲層的阻隔電介質層、以及最外圍與絕緣層相堆疊的控制柵電極；所述圓柱形半導體區域包括多個存儲單元的源區、漏區以及溝道；均采用同一種材料填充；在源區與溝道之間不形成PN結，在漏區與溝道之間不形成PN結；所述溝道區域為圓柱形，且所述控制柵電極圍繞所述溝道區域形成圍柵結構。

更進一步地，所述圓柱形半導體區域的圓柱直徑為20nm～100nm。

更進一步地，所述圓柱形半導體區域中源區、漏區以及溝道均采用硫系化合物材料制備。

更進一步地，所述硫系化合物材料包括Sb2Te3材料、GeTe材料、Bi2Te3材料、SnTe材料、Bi2Se3材料、GeSe材料、PbTe材料、SnSe材料。

更進一步地，所述硫系化合物材料的本征載流子濃度為10¹⁸cm^-3-10²⁰cm^-3。

本實用新型通過引入硫系化合物材料，Sb2Te3材料、GeTe材料、Bi2Te3材料、SnTe材料、Bi2Se3材料、GeSe材料、PbTe材料、SnSe材料等作為溝道材料，并且在工藝流程上，在柵極堆疊結構完成后，預留的溝道通孔內填充溝道材料，并且采用無結器件結構，即源區、漏區及溝道區采用同種的載流子濃度，可以避免摻雜。這樣還改變晶體管的工作方式，采用晶體管內載流子耗盡來完成器件關斷。