[實用新型]用于保護芯片的密封環結構和芯片單元

有效

• 申請號: 201420456122.7
• 申請日: 2014-08-12
• 公開（公告）號: CN204088291U
• 公開（公告）日: 2015-01-07
• 發明（設計）人: 張賀豐
• 申請（專利權）人: 中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅;李時云

技術領域

本實用新型涉及半導體制造領域，尤其涉及一種用于保護芯片的密封環結構和芯片單元。

背景技術

芯片在制作完成后，需要進行一系列的封裝處理。

通常，封裝過程包括如下步驟：

晶圓打磨(Wafer?grinding)，將晶圓進行打薄處理，方面后續進行切片等工藝；

晶粒切割(Die?sawing)，將晶圓上多個晶粒(Die)沿著切割道(Scribe?line)進行切割，分離開來形成芯片；

芯片焊接(Die?bonding)，將芯片焊接在預定的焊接板的表面；

引線鍵合(Wire?bonding)，采用打線工藝對芯片上進行引線鍵合；

模塑處理(Molding)，在芯片表面采用壓模方式形成保護層；

修邊或成型處理(Trimming/Forming)，對芯片的保護層進行相應的修邊等處理；以及

表面貼裝(SMT)，采用高溫回流(Reflow)的方式使芯片的保護層更加貼緊芯片；

芯片在SMT之后即完成封裝。

然而，在SMT之后對芯片進行性能檢測或者在實際使用過程中卻發現芯片性能不符合要求。

實用新型內容

本實用新型的目的在于提供一種用于保護芯片的密封環結構和芯片單元，能夠解決芯片在封裝之后性能不符合要求的問題。

為了解決上述問題，本實用新型提出了一種用于保護芯片的密封環結構，包括：環體和用于加固所述芯片的邊角的保護結構，所述環體環繞設置于所述芯片的表面的邊緣，所述保護結構設置于所述芯片的表面的邊角，所述環體和保護結構相連接。

可選的，在所述的用于保護芯片的密封環結構中，所述保護結構與所述環體是一體成型的。

可選的，在所述的用于保護芯片的密封環結構中，所述芯片為矩形，所述保護結構為多邊形。

可選的，在所述的用于保護芯片的密封環結構中，所述環體與所述保護結構均為矩形，所述保護結構的一角與所述芯片的邊角相重合。

可選的，在所述的用于保護芯片的密封環結構中，所述環體與所述保護結構均為矩形，所述保護結構的兩個邊角分別位于所述芯片相交的兩邊上，所述保護結構的一邊與所述環體的一邊重合。

可選的，在所述的用于保護芯片的密封環結構中，所述環體為矩形，所述保護結構為三角形，所述保護結構的兩個邊角分別位于所述芯片相交的兩邊上，所述保護結構的一邊與所述環體的一邊重合。

可選的，在所述的用于保護芯片的密封環結構中，所述保護結構的邊長范圍是10μm～100μm。

可選的，在所述的用于保護芯片的密封環結構中，所述環體與所述保護結構的材質是銅。

本實用新型還提出了一種芯片單元，包括芯片以及如權利要求1至9中任一項所述的用于保護芯片的密封環結構。

與現有技術相比，本實用新型的有益效果主要體現在：在芯片的邊緣形成用于保護芯片的密封環結構的環體，在芯片的邊角處形成保護結構，保護結構能夠加固芯片的邊角處，避免在進行晶粒切割時對芯片邊角處造成較大的損傷，在SMT之后不會加深顯現損傷，使芯片的良率下降。

附圖說明

圖1為現有技術中晶粒切割結構示意圖；

圖2為現有技術中晶粒切割時芯片邊角處出現損傷的局部放大示意圖；

圖3為本實用新型實施例一中芯片形成密封環結構的俯視圖；

圖4為本實用新型實施例二中芯片形成密封環結構的俯視圖；

圖5為本實用新型實施例三中芯片形成密封環結構的俯視圖。

具體實施方式

如背景技術所提及，芯片在SMT之后會出現良率下降的問題，經實驗發現，芯片在SMT之前卻顯示性能良好。發明人經過研究發現，這是因為芯片的邊角處出現突起的部分，采用FIB(聚焦離子束)進行切片分析顯示，該突起的部分是內部金屬連線的剝落(Peeling)造成的。具體的說，造成上述突起的原因如下：在對晶粒進行切割時，切割刀10沿著晶圓的切割道20進行切割，從而將不同芯片進行分離開來(如圖1所示)。由于切割刀10會對芯片的邊角處30造成擠壓，從而會使芯片的邊角30形成損傷31(如圖2所示)，此時由于損傷31并不嚴重，尚不至于影響芯片的整體性能，因此在SMT之前顯示芯片性能良好。然而，在SMT的高溫(通常為260攝氏度)回流之后，由于熱脹冷縮會造成損傷31處的金屬連線發生突起，SMT工藝之后使損傷31被加重并且顯現出，進而對芯片的良率造成影響。