[實用新型]耐高壓型整流芯片

有效

• 申請號: 201420384361.6
• 申請日: 2014-07-11
• 公開（公告）號: CN203983292U
• 公開（公告）日: 2014-12-03
• 發明（設計）人: 徐吉程;毛振東;薛璐
• 申請（專利權）人: 蘇州硅能半導體科技股份有限公司
• 主分類號: H01L29/872
• 分類號: H01L29/872;H01L29/06
• 代理公司: 蘇州創元專利商標事務所有限公司 32103
• 代理人: 馬明渡;王健

技術領域

本實用新型涉及整流器件，特別涉及一種耐高壓型整流芯片。

背景技術

現有平面型肖特基勢壘二極管總體來說反向漏電大，反向阻斷電壓低。針對上述問題，溝槽式肖特基勢壘二極管整流器件被發明出來，其具有低正向導通開啟電壓的同時，克服了上述平面型肖特基二極管的缺點；肖特基二極管作為一種常規的整流器件已被大家熟知，其用于開關式電源及其它高速電開關式設備，傳統的肖特基二極管反向阻斷電壓低，反向漏電流大，而溝槽型肖特基二極管整流器件可以很好的解決此問題。為此，如何克服上述不足，并進一步優化肖特基勢壘二極管整流器件性能和提高器件可靠性是本實用新型研究的課題。

發明內容

本實用新型目的是提供一種耐高壓型整流芯片，該耐高壓型整流芯片改善了器件的可靠性，同時由于第二二氧化硅氧化層的存在，電勢線密度將在溝槽的頂部降低，進一步降低了器件的漏電。

為達到上述目的，本實用新型采用的技術方案是：一種耐高壓型整流芯片，包括肖特基勢壘單胞，所述肖特基勢壘單胞包括硅片，位于所述硅片背面的下金屬層，位于所述硅片正面的上金屬層，所述硅片下部與所述下金屬層連接的第一導電類型重摻雜的單晶硅襯底，所述硅片上部與上金屬層連接的第一導電類型輕摻雜的單晶硅外延層，位于所述單晶硅外延層上部并開口于所述單晶硅外延層上表面的溝槽，所述溝槽四壁均具有第一二氧化硅氧化層，一第一導電多晶硅體嵌入所述溝槽中間處，2個第二導電多晶硅體分別嵌入所述溝槽邊緣處且位于第一導電多晶硅體兩側，位于第一導電多晶硅體中下部的第一多晶硅中下部位于溝槽內，位于第二導電多晶硅體中下部的第二多晶硅中下部位于溝槽內，所述第一多晶硅中下部、第二多晶硅中下部和單晶硅外延層之間設有第一二氧化硅氧化層；

位于第一導電多晶硅體上部的第一多晶硅上部位于上金屬層內，且第一多晶硅上部四周與上金屬層之間設有第二二氧化硅氧化層，位于第二導電多晶硅體上部的第二多晶硅上部位于上金屬層內，且第二多晶硅上部四周與上金屬層之間設有第二二氧化硅氧化層；

位于單晶硅外延層內的上部區域且位于所述溝槽上部外側四周具有第二導電類型摻雜區，第二導電類型摻雜區與單晶硅外延層的接觸面為弧形面，所述第二導電類型摻雜區位于單晶硅外延層的深度小于第二導電多晶硅體位于單晶硅外延層的深度。

上述技術方案中進一步改進的技術方案如下：

1、上述方案中，所述第一導電多晶硅體中第一多晶硅上部與第一多晶硅中下部的高度比為1：5~7。

2、上述方案中，所述第二導電多晶硅體中第二多晶硅上部與第二多晶硅中下部的高度比為1：2~3。

3、上述方案中，所述第一導電多晶硅體與第二導電多晶硅體的高度比為1：2~3.5：1。

4、上述方案中，所述第二導電類型摻雜區的深度與第二導電多晶硅體的深度比為2~3：10。

由于上述技術方案運用，本實用新型與現有技術相比具有下列優點和效果：

1.?本實用新型耐高壓型整流芯片，其溝槽四壁均具有第一二氧化硅氧化層，一第一導電多晶硅體嵌入所述溝槽中間處，2個第二導電多晶硅體分別嵌入所述溝槽邊緣處且位于第一導電多晶硅體兩側，位于第一導電多晶硅體中下部的第一多晶硅中下部位于溝槽內，位于第二導電多晶硅體中下部的第二多晶硅中下部位于溝槽內，所述第一多晶硅中下部、第二多晶硅中下部和單晶硅外延層之間設有第一二氧化硅氧化層，位于第一導電多晶硅體上部的第一多晶硅上部位于上金屬層內，且第一多晶硅上部四周與上金屬層之間設有第二二氧化硅氧化層，位于第二導電多晶硅體上部的第二多晶硅上部位于上金屬層內，且第二多晶硅，改善了器件的可靠性，同時由于第二二氧化硅氧化層的存在，電勢線密度將在溝槽的頂部降低，進一步降低了器件的漏電。

2.?本實用新型耐高壓型整流芯片，其進一步包括位于單晶硅外延層內的上部區域且位于所述溝槽上部外側四周具有第二導電類型摻雜區，第二導電類型摻雜區與單晶硅外延層的接觸面為弧形面，所述第二導電類型摻雜區位于單晶硅外延層的深度小于第二導電多晶硅體位于單晶硅外延層的深度，器件正向壓降和器件損耗均得到了減小，且在器件反向關斷時，第二導電類型區域耗盡夾斷，保護了器件表面的肖特基勢壘，器件漏電流降低。

附圖說明

附圖1為本實用新型耐高壓型整流芯片截面結構示意圖。