[實用新型]一種瞬態電壓抑制半導體器件

有效

• 申請號: 201420301923.6
• 申請日: 2014-06-09
• 公開（公告）號: CN203941903U
• 公開（公告）日: 2014-11-12
• 發明（設計）人: 陳偉元
• 申請（專利權）人: 蘇州市職業大學
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/861
• 代理公司: 蘇州銘浩知識產權代理事務所(普通合伙) 32246
• 代理人: 劉艷春

技術領域

本實用新型涉及一種半導體器件，具體涉及一種瞬態電壓抑制半導體器件。

背景技術

瞬態電壓抑制半導體器件TVS可確保電路及電子元器件免受靜電、浪涌脈沖損傷，甚至失效。一般TVS并聯于被保護電路兩端，處于待機狀態。當電路兩端受到瞬態脈沖或浪涌電流沖擊，并且脈沖幅度超過TVS的擊穿電壓時，TVS能以極快的速度把兩端的阻抗由高阻抗變為低阻抗實現導通，并吸收瞬態脈沖。在此狀態下，其兩端的電壓基本不隨電流值變化，從而把它兩端的電壓箝位在一個預定的數值，該值約為擊穿電壓的1.3～1.6倍，以而保護后面的電路元件不受瞬態脈沖的影響。

實用新型內容

本實用新型目的是為了克服現有技術的不足而提供一種瞬態電壓抑制半導體器件，該瞬態電壓抑制半導體器件降低漏電流中來自表面的漏電流，大大降低整個器件的反向漏電流，且提高了器件耐高溫性能，降低了在邊緣處電場強度梯度，從而提高了器件耐壓性能。??

為達到上述目的，本實用新型采用的技術方案是：一種瞬態電壓抑制半導體器件，包括上臺體、與上臺體底面面接觸的中臺體和與中臺體底面面接觸的下臺體，所述上臺體和與下臺體各自的外側面均為斜面，此上臺體包括第一輕摻雜N型區、第一重摻雜N型區，所述中臺體從上至下依次為第一輕摻雜P型區、重摻雜P型區和第二輕摻雜P型區，此下臺體包括第二輕摻雜N型區、第二重摻雜N型區；所述第一重摻雜N型區、第一輕摻雜N型區接觸并位于其正上方，所述第二重摻雜N型區、第二輕摻雜N型區接觸并位于其正下方；

所述中臺體中第一輕摻雜P型區與上臺體的第一輕摻雜N型區接觸形成第一PN結接觸面，所述中臺體中第二輕摻雜P型區與下臺體的第二輕摻雜N型區接觸形成第二PN結接觸面；

一第一鈍化保護層覆蓋于第一重摻雜N型區上表面的邊緣區域和第一重摻雜N型區的側表面，一第二鈍化保護層覆蓋于第二重摻雜N型區下表面的邊緣區域和第二重摻雜N型區的側表面，上金屬層覆蓋于第一重摻雜N型區的中央區域，下金屬層覆蓋于第二重摻雜N型區的中央區域；

所述第一輕摻雜N型區與第一重摻雜N型區接觸的上部區域且位于第一輕摻雜N型區邊緣的四周區域具有第一中摻雜N型區，此第一中摻雜N型區的上表面與第一重摻雜N型區的下表面接觸，此第一中摻雜N型區的外側面延伸至上臺體外側面，所述第一輕摻雜P型區與重摻雜P型區接觸的下部區域且位于第一輕摻雜P型區邊緣的四周區域具有第一中摻雜P型區，此第一中摻雜P型區的下表面與重摻雜P型區的上表面接觸，此第一中摻雜P型區的外側面延伸至中臺體外側面；

所述第二輕摻雜N型區與第二重摻雜N型區接觸的下部區域且位于第二輕摻雜N型區邊緣的四周區域具有第二中摻雜N型區，此第二中摻雜N型區的下表面與第二重摻雜N型區的上表面接觸，此第二中摻雜N型區的外側面延伸至下臺體外側面，所述第二輕摻雜P型區與重摻雜P型區接觸的上部區域且位于第二輕摻雜P型區邊緣的四周區域具有第二中摻雜P型區，此第二中摻雜P型區的上表面與重摻雜P型區的下表面接觸，此第二中摻雜P型區的外側面延伸至中臺體外側面；

所述第一PN結接觸面的中央區域具有中心上凸面，所述第一PN結接觸面的邊緣區域具有邊緣下凹面，此邊緣下凹面位于中心上凸面兩側；所述第二PN結接觸面的中央區域具有中心下凹面，所述第二PN結接觸面的邊緣區域具有邊緣上凸面，此邊緣上凸面位于中心下凹面兩側。

上述技術方案中的有關內容解釋如下：

上述方案中，所述上臺體的外側面和與中臺體中第一輕摻雜P型區的外側面的夾角為135°~155°，所述下臺體的外側面和與中臺體中第二輕摻雜P型區的外側面的夾角為135°~155°。

由于上述技術方案運用，本實用新型與現有技術相比具有下列優點和效果：?