[實用新型]一種DRAM雙芯片堆疊封裝結構有效
| 申請號: | 201420242768.5 | 申請日: | 2014-05-13 |
| 公開(公告)號: | CN203839371U | 公開(公告)日: | 2014-09-17 |
| 發明(設計)人: | 孟新玲;隋春飛;劉昭麟;戶俊華;栗振超 | 申請(專利權)人: | 山東華芯半導體有限公司 |
| 主分類號: | H01L25/065 | 分類號: | H01L25/065;H01L23/492 |
| 代理公司: | 濟南泉城專利商標事務所 37218 | 代理人: | 丁修亭 |
| 地址: | 250101 山東省濟南市高新*** | 國省代碼: | 山東;37 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 dram 芯片 堆疊 封裝 結構 | ||
技術領域
本實用新型涉及一種DRAM(Dynamic?Random?Access?Memory,動態隨機存取存儲器)雙芯片堆疊封裝結構。
背景技術
當前對高容量、高帶寬(Wide?I/O)存儲器DRAM芯片的市場需求迅猛增長。實現多存儲器芯片堆疊封裝,如多顆同質DRAM芯片的堆疊封裝,可使已有的單顆DRAM芯片實現容量或帶寬的倍增。
然而,DRAM芯片因為其獨特的內部電路結構設計,使得封裝pad(PCB(印刷電路板)中的焊盤)位置排布不同于傳統芯片pad分布于四周的結構,即DRAM芯片封裝pad分布在芯片中心兩列的位置。
這種特殊結構的芯片要實現雙芯片的堆疊封裝,習知的有以下幾種:
1.如圖1所示:基板1a為中間開窗結構,兩顆芯片,即圖1中所示的芯片3a和芯片4a背靠背粘貼固定放置,其中芯片3a正面(有源面)朝下,通過穿過基板開窗結構的引線7a將芯片3a上的焊盤(pad)與基板1a上相應的焊點進行引線鍵合,從而形成芯片3a與封裝基板1a的電氣連接;芯片4a背面通過封裝膠或膜與芯片3a的背面粘接,其正面朝上,并通過引線6a將芯片4a的焊盤與封裝基板1a進行電氣連接。然后通過封裝體2a進行封裝,并在基板上制作用于與外部器件連接的錫球8。
由于引線位置不同,此種DRAM雙芯片封裝結構需進行兩次焊線工藝,且芯片4a焊線時,由于受芯片3a引線的影響,為避開引線7a的影響,工藝難度加大,治具設計較為復雜;且該封裝基板上下表面需分別設計與兩芯片互聯的角仔,信號布線難度大,封裝體的關鍵互聯信號受影響的風險加大。
2.如圖2所示的封裝結構,其采用兩芯片正面朝上,打長線的結構,參見圖2中所示的引線6a。其第一芯片3b的背面通過封裝膠膜與基板1b相粘接,第二芯片4b與第一芯片3b通過一種特殊的封裝膜FOW相互粘接,兩芯片都通過較長的引線6a鍵合到基板1b上,形成兩芯片與基板的電氣連接,然后進行封裝體2b的封裝,并制作錫球8a。
該封裝結構采用長線工藝,且引線跨過芯片比較大,焊線難度較大,其次,由于受封裝體整體厚度的影響,第一芯片3b上的焊線高度必須控制到很低,更加大其工藝難度,降低封裝良率。
3.如圖3所示的封裝結構,也是習知的一種DRAM雙芯片封裝體,其解決了圖2封裝結構焊線工藝難度加大的問題,但同時大大增加的封裝制造成本,因為芯片3c和芯片4c在封裝前需要進行RDL(Redistribution?Layer,重新分配層)工藝,目的是使位于兩芯片中間的pad位置重新分布到芯片兩側,這樣雖然降低焊線工藝的難度,但是所需的RDL工藝價格昂貴,使封裝成本大大提高。圖3中,1c表示基板,2c表示封裝體,5c表示封裝膠膜,6c表示引線,8c表示錫球。
4.如圖4所示:是一種較新的DRAM雙芯片封裝結構,該結構的優點是:引線數較少,兩芯片信號傳輸路徑相差較小,信號傳輸能力強,但是很明顯,該結構使用的兩個基板,及基板1d和基板4d,加大了設計投入,并且引線7d連接基板4d和基板1d時,基板4d焊線下方鏤空區域還需要添加墊塊,否則焊線時基板7d容易變形晃動,使引線鍵合工藝無法進行。圖4中,2d表示封裝體,3d表示芯片,5d表示芯片,6d表示焊點,8d表示錫球。另外,倒裝芯片的特點之一就在于厚度相對比較薄,增加一基板必然會使其整體厚度偏厚。
綜上所述,為改進以上這些習知的雙芯片DRAM封裝結構的缺點,需要一種封裝工藝簡單,成本投入較低,設計復雜度不高,且可降低封裝不良品,提高封裝可靠性的一種新型DRAM雙芯片封裝體結構。
實用新型內容
有鑒于此,本實用新型的目的在于提供一種結構簡練的DRAM雙芯片堆疊封裝結構。
依據較佳的實施例,一種DRAM雙芯片堆疊封裝結構,包括:
基板,設有基板電路并具有第一面和與該第一面相對的第二面;
第一芯片,正面朝向基板而倒裝于所述基板;
第二芯片,背面貼裝于所述第一芯片的背面,并通過引線與所述基板鍵合;以及
封裝體,用于將基板、第一芯片以及第二芯片封裝為一體。
依據較佳的實施例,用于DRAM雙芯片的封裝,兩芯片中的一個直接倒裝在基板上,另一個則貼裝在前一個芯片上,所需要的工藝步驟減少,且倒裝和鍵合的工藝難度都不高,整體的工藝難度降低,切不需要做焊點再分布,從而大大降低了封裝成本。另一方面,工藝上的簡單化,容易保證產品良率和生產效率。另外,該結構相比于既有的結構厚度減小,適用性更強。
附圖說明
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于山東華芯半導體有限公司,未經山東華芯半導體有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201420242768.5/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類





