[實(shí)用新型]硅通孔結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 201420235163.3
• 申請(qǐng)日: 2014-05-08
• 公開（公告）號(hào): CN203812874U
• 公開（公告）日: 2014-09-03
• 發(fā)明（設(shè)計(jì)）人: 甘正浩
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造（北京）有限公司
• 主分類號(hào): H01L23/528
• 分類號(hào): H01L23/528;H01L23/532
• 代理公司: 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 屈蘅;李時(shí)云

1.一種硅通孔結(jié)構(gòu)，其特征在于，包括：

半導(dǎo)體基底，所述半導(dǎo)體基底上具有硅通孔；

第一電介質(zhì)層，所述第一電介質(zhì)層填充于所述硅通孔的側(cè)壁上；

第二電介質(zhì)層，所述第二電介質(zhì)層位于所述第一電介質(zhì)層的側(cè)壁上，所述第二電介質(zhì)層的介電常數(shù)小于所述第一電介質(zhì)的介電常數(shù)；

金屬層，所述金屬層填充于第二電介質(zhì)層內(nèi)。

2.如權(quán)利要求1所述的硅通孔結(jié)構(gòu)，其特征在于，所述第一電介質(zhì)層與所述第二電介質(zhì)層為一體成型結(jié)構(gòu)，所述第二電介質(zhì)層為所述第一電介質(zhì)層的表面缺陷層。

3.如權(quán)利要求2所述的硅通孔結(jié)構(gòu)，其特征在于，所述表面缺陷層為等離子損傷缺陷層。

4.如權(quán)利要求1所述的硅通孔結(jié)構(gòu)，其特征在于，所述第一電介質(zhì)層的厚度為10nm～500nm。

5.如權(quán)利要求1所述的硅通孔結(jié)構(gòu)，其特征在于，所述第一電介質(zhì)層為二氧化硅電介質(zhì)層。

6.如權(quán)利要求1所述的硅通孔結(jié)構(gòu)，其特征在于，所述第二電介質(zhì)層的厚度為2nm～100nm。

7.如權(quán)利要求1所述的硅通孔結(jié)構(gòu)，其特征在于，所述第二電介質(zhì)層為二氧化硅電介質(zhì)層。

8.如權(quán)利要求1所述的硅通孔結(jié)構(gòu)，其特征在于，所述硅通孔的半徑為1.5μm～15μm，高度為30μm～200μm。

9.如權(quán)利要求1-8中任意一項(xiàng)所述的硅通孔結(jié)構(gòu)，其特征在于，所述第二電介質(zhì)層和金屬層之間還具有一金屬種子層。

10.如權(quán)利要求9所述的硅通孔結(jié)構(gòu)，其特征在于，所述第二電介質(zhì)層和種子層金屬層之間還具有一金屬阻擋層。