[實用新型]低反向漏電流的單向瞬態(tài)電壓抑制芯片

有效

• 申請?zhí)枺?/td>: 201420192321.1
• 申請日: 2014-04-18
• 公開（公告）號: CN203895465U
• 公開（公告）日: 2014-10-22
• 發(fā)明（設計）人: 管國棟;孫玉華
• 申請（專利權）人: 蘇州固锝電子股份有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/861
• 代理公司: 蘇州創(chuàng)元專利商標事務所有限公司 32103
• 代理人: 馬明渡;王健

技術領域

本實用新型涉及一種單向瞬態(tài)電壓抑制芯片，具體涉及一種低反向漏電流的單向瞬態(tài)電壓抑制芯片。

背景技術

瞬態(tài)電壓抑制二極管TVS可確保電路及電子元器件免受靜電、浪涌脈沖損傷，甚至失效。一般TVS并聯(lián)于被保護電路兩端，處于待機狀態(tài)。當電路兩端受到瞬態(tài)脈沖或浪涌電流沖擊，并且脈沖幅度超過TVS的擊穿電壓時，TVS能以極快的速度把兩端的阻抗由高阻抗變?yōu)榈妥杩箤崿F(xiàn)導通，并吸收瞬態(tài)脈沖。在此狀態(tài)下，其兩端的電壓基本不隨電流值變化，從而把它兩端的電壓箝位在一個預定的數(shù)值，該值約為擊穿電壓的1.3～1.6倍，以而保護后面的電路元件不受瞬態(tài)脈沖的影響。

現(xiàn)有的TVS的擊穿電壓在6V到600V之間。一般采用單晶硅中擴散受主、施主雜質，通過調整單晶硅電阻率控制產品的擊穿電壓，并以臺面玻璃鈍化工藝達到需要電特性。

正常情況下TVS在電路中處于待機狀態(tài)，只有在較低的反向漏電流條件下，才能減少器件功耗。通常在TVS兩端施加反向電壓VR可測試反向漏電流。反向漏電流基本上取決于二極管的擊穿模式，當擊穿電壓>10V時，擊穿模式為雪崩擊穿，該模式下反向漏電流較小，約在1uA以下。當擊穿電壓<10V時，隨著電壓的減小，所用單晶的摻雜濃度提高，擊穿模式由雪崩擊穿逐步轉變?yōu)樗淼罁舸ζ胀ǖ呐_面玻璃鈍化工藝來說，低壓TVS反向漏電流會增加幾個數(shù)量級，一般接近1mA。相應的，其功耗也會增加幾個數(shù)量級，該功耗會增加器件的局部溫升，導致電路不穩(wěn)定，嚴重影響器件工作的穩(wěn)定性和壽命。

發(fā)明內容

本實用新型提供一種低反向漏電流的單向瞬態(tài)電壓抑制芯片，該單向瞬態(tài)電壓抑制芯片低壓TVS在隧道擊穿模式下，降低漏電流中來自表面的漏電流，大大降低整個器件的反向漏電流，從而進一步降低了功耗，避免了器件的局部溫升，提高了電路穩(wěn)定性和可靠性。

為達到上述目的，本實用新型采用的技術方案是：一種低反向漏電流的單向瞬態(tài)電壓抑制芯片，包括表面具有重摻雜N型區(qū)的重摻雜P型單晶硅片，此重摻雜N型區(qū)與重摻雜P型單晶硅片接觸，重摻雜N型區(qū)四周具有溝槽，此溝槽位于重摻雜P型單晶硅片和重摻雜N型區(qū)四周并延伸至重摻雜P型單晶硅片的中部；所述溝槽的表面覆蓋有絕緣鈍化保護層，此絕緣鈍化保護層由溝槽底部延伸至重摻雜N型區(qū)表面的邊緣區(qū)域，重摻雜N型區(qū)的表面覆蓋作為電極的第一金屬層，重摻雜P型區(qū)表面覆蓋作為另一個電極的第二金屬層；其特征在于：所述重摻雜P型單晶硅片與重摻雜N型區(qū)接觸的上部區(qū)域且位于邊緣的四周區(qū)域具有輕摻雜N型區(qū)，此輕摻雜N型區(qū)的上表面與重摻雜N型區(qū)的接觸，此輕摻雜N型區(qū)的外側面與溝槽接觸。

上述技術方案中進一步改進的方案如下：

1.?上述方案中，所述輕摻雜N型區(qū)與重摻雜P型單晶硅片的接觸面為弧形面。

2.?上述方案中，所述輕摻雜N型區(qū)的濃度擴散結深大于重摻雜N型區(qū)的濃度擴散結深，比值為1.5~2：1。

由于上述技術方案運用，本實用新型與現(xiàn)有技術相比具有下列優(yōu)點和效果：?

本實用新型低反向漏電流的單向瞬態(tài)電壓抑制芯片，其包括具有重摻雜P型區(qū)和重摻雜N型區(qū)的P型單晶硅片，重摻雜P型區(qū)與重摻雜N型區(qū)接觸的上部區(qū)域且靠位于重摻雜P型區(qū)邊緣的四周區(qū)域具有輕摻雜N型區(qū)，此輕摻雜N型區(qū)的上表面與重摻雜N型區(qū)的下表面接觸，此輕摻雜N型區(qū)的外側面與溝槽接觸，在低壓（10V以下）TVS在隧道擊穿模式下，降低漏電流中來自表面的漏電流，大大降低整個器件的反向漏電流，從而進一步降低了功耗，避免了器件的局部溫升，提高了電路穩(wěn)定性和可靠性。

附圖說明

附圖1為現(xiàn)有瞬態(tài)電壓抑制芯片結構示意圖；

附圖2為本實用新型低反向漏電流的單向瞬態(tài)電壓抑制芯片結構示意圖。

以上附圖中：1、重摻雜P型單晶硅片；2、重摻雜N型區(qū)；3、輕摻雜N型區(qū)；4、溝槽；5、絕緣鈍化保護層；6、第一金屬層；7、第二金屬層。

具體實施方式

下面結合附圖及實施例對本實用新型作進一步描述：