[實(shí)用新型]嵌有環(huán)形柵MOSFET的抗輻射SCR靜電防護(hù)器件

有效

• 申請(qǐng)?zhí)枺?/td>: 201420145033.0
• 申請(qǐng)日: 2014-03-28
• 公開（公告）號(hào): CN203883004U
• 公開（公告）日: 2014-10-15
• 發(fā)明（設(shè)計(jì)）人: 謝晶;袁永剛;李曉娟;王玲;王繼強(qiáng);馬丁;劉伯路;李向陽
• 申請(qǐng)（專利權(quán)）人: 中國科學(xué)院上海技術(shù)物理研究所
• 主分類號(hào): H01L27/02
• 分類號(hào): H01L27/02
• 代理公司: 上海新天專利代理有限公司 31213
• 代理人: 郭英

技術(shù)領(lǐng)域

本專利屬于半導(dǎo)體器件領(lǐng)域，尤其涉及一種嵌有環(huán)形柵金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的硅控整流器靜電防護(hù)結(jié)構(gòu)設(shè)計(jì)。

背景技術(shù)

隨著半導(dǎo)體集成電路的快速發(fā)展，靜電防護(hù)器件在醫(yī)療用品輻射滅菌消毒、航天航空、空間科學(xué)探測(cè)、輻射化工及核工業(yè)等領(lǐng)域的電子產(chǎn)品、電子設(shè)備中應(yīng)用廣泛。靜電放電作為一種常見的近場(chǎng)電磁危害源,其電磁能量通過輻射或傳導(dǎo)的方式在電路中產(chǎn)生瞬態(tài)感應(yīng)電壓或脈沖電流,干擾電路和器件的正常工作,使電子產(chǎn)品、電子設(shè)備的質(zhì)量與可靠性降低,甚至引發(fā)重大工程事故，使全世界每年都蒙受巨大的經(jīng)濟(jì)損失，也曾造成眾多航天工程項(xiàng)目的巨大損失和災(zāi)害。靜電放電對(duì)集成電路的影響也隨之越來越明顯，據(jù)統(tǒng)計(jì)約有37%的芯片失效是由于靜電放電（ESD）/過電壓力（EOS）引起的。然而電子產(chǎn)品所受的靜電放電損傷有90%屬于隱形損傷，很難直接通過檢測(cè)發(fā)生，只有進(jìn)行靜電防護(hù)，才能減小靜電放電對(duì)器件產(chǎn)生的危害，才能保證最終產(chǎn)品質(zhì)量。另一方面，電子產(chǎn)品受到輻射所引起的輻射效應(yīng)往往會(huì)使其壽命降低或者出現(xiàn)故障，嚴(yán)重時(shí)甚至直接導(dǎo)致電子產(chǎn)品的損毀，從而使得整臺(tái)電子設(shè)備失效。

為了克服靜電放電的危害，各種新型結(jié)構(gòu)的ESD器件應(yīng)運(yùn)而生，如柵接地金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（GGMOS），二極管結(jié)構(gòu)，硅控整流器（SCR）等結(jié)構(gòu)為電子產(chǎn)品的可靠性與良率保駕護(hù)航。為保證半導(dǎo)體集成電路在輻射環(huán)境中能穩(wěn)定安全的工作，必須采取各種技術(shù)措施來減少輻照對(duì)半導(dǎo)體器件的影響。在抗輻照方面最有效的材料是藍(lán)寶石上硅（SOS）和絕緣體上硅（SOI），也可使用砷化鎵（GaAs）、氮化鎵（GaN）等有較強(qiáng)抗輻照性能的新材料，單晶硅材料可通過在PMOS和NMOS晶體管之間增加隔離環(huán)，器件采用環(huán)形柵結(jié)構(gòu)等方法，在一定程度上可以改善集成電路的抗輻照性能。通過版圖加固技術(shù)提高抗輻照能力，如增加在阱中P+擴(kuò)散和襯底上N+擴(kuò)散之間的距離，盡可能多的增加阱和襯底的接觸孔，阻斷器件邊緣漏電通路，使用環(huán)形柵等方式增強(qiáng)ESD器件的抗輻照性能。另一方面改進(jìn)工藝條件，減小柵氧化層厚度，采用真空封裝、涂敷抗輻射涂層進(jìn)行抗輻射加固。本專利的嵌環(huán)形柵金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（MOSFET）的SCR器件結(jié)構(gòu)參考以上抗輻照加固方法，采用嵌入環(huán)形柵MOS結(jié)構(gòu)，實(shí)現(xiàn)提高維持電壓和增強(qiáng)抗輻照性能要求。

如圖1所示為傳統(tǒng)SCR靜電防護(hù)器件的版圖示意圖，這種結(jié)構(gòu)具有面積小、靜電防護(hù)能力強(qiáng)、工藝兼容性好的特點(diǎn)，但限于這種結(jié)構(gòu)的觸發(fā)電壓高、開啟速度慢的缺陷在實(shí)際應(yīng)用中需進(jìn)行相應(yīng)改進(jìn)。現(xiàn)有的SCR改進(jìn)主要在陰極和陽極的邊界處嵌入NMOS管或者PMOS管，如圖2所示。改進(jìn)之后的SCR器件雖然可以解決傳統(tǒng)SCR觸發(fā)電壓高，開啟速度慢的問題，但維持電壓和抗輻照問題仍然沒有得到解決。針對(duì)這一問題，本專利專利是通過版圖加固技術(shù)采用嵌入環(huán)形柵MOSFET的有效措施來提高SCR器件的維持電壓、增強(qiáng)SCR靜電防護(hù)器件的抗輻照性能。

發(fā)明內(nèi)容

本專利的目的是為了解決SCR器件維持電壓和抗輻照的問題，對(duì)SCR進(jìn)行了改進(jìn)，嵌入環(huán)形柵MOSFET結(jié)構(gòu)，在制作簡(jiǎn)單、工藝兼容性好的基礎(chǔ)上，進(jìn)一步降低SCR器件觸發(fā)電壓，提高SCR器件維持電壓防止閂鎖效應(yīng)，同時(shí)增強(qiáng)SCR器件抗輻照性能。

嵌入的環(huán)形柵MOSFET可分為NMOS晶體管和PMOS晶體管，實(shí)際應(yīng)用中，嵌入的環(huán)形柵NMOS的柵端和源端通過金屬導(dǎo)線連出接陰極，嵌入的環(huán)形柵PMOS的柵端和源端通過金屬導(dǎo)線連出接陽極。本專利嵌入的環(huán)形柵MOSFET可用于以下6種不同結(jié)構(gòu)的SCR靜電防護(hù)器件。

結(jié)構(gòu)一的版圖示意圖，如圖5所示，在傳統(tǒng)SCR結(jié)構(gòu)基礎(chǔ)上，在陰極1-1和陽極1-2分界處嵌入NMOS管，環(huán)形柵NMOS管的漏端N+注入?yún)^(qū)1-9置于陰極1-1和陽極1-2的分界面上，環(huán)形柵端1-10、源端N+注入?yún)^(qū)1-5及P+注入?yún)^(qū)1-6通過金屬導(dǎo)線連出接到SCR的陰極1-1，N+注入?yún)^(qū)1-3和P+注入?yún)^(qū)1-4通過金屬導(dǎo)線連出接到陽極1-2。N+注入1-3區(qū)和P+注入?yún)^(qū)1-4，N+注入?yún)^(qū)1-5和P+注入?yún)^(qū)1-6既可以相互接觸，也可以存在一定的距離。圖5所示1-8為P型輕摻雜襯底。