[實用新型]基于FPGA柔性設計的高速數(shù)據(jù)采集電路

有效

• 申請?zhí)枺?/td>: 201420101377.1
• 申請日: 2014-03-07
• 公開（公告）號: CN203745841U
• 公開（公告）日: 2014-07-30
• 發(fā)明（設計）人: 楊亦飛;李家成
• 申請（專利權）人: 楊亦飛
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本實用新型涉及數(shù)據(jù)采集技術應用領域，特別是一種基于FPGA柔性設計的高速數(shù)據(jù)采集電路。

背景技術

數(shù)據(jù)采集一直是電路發(fā)展的一個重要方向，人們可通過數(shù)據(jù)采集功能實現(xiàn)視頻、音頻、電信號等多方面數(shù)據(jù)信息的收錄、采集和處理工作，這對社會的發(fā)展和進步有極大的促進作用。然而數(shù)據(jù)采集電路的合理設計是非常重要的，它直接影響著數(shù)據(jù)采集的質量和結構。

實用新型內容

本實用新型的目的是為了解決上述問題，設計了一種基于FPGA柔性設計的高速數(shù)據(jù)采集電路。

實現(xiàn)上述目的本實用新型的技術方案為，一種基于FPGA柔性設計的高速數(shù)據(jù)采集電路，包括電路板1，電路板1上設有電源電路2、模擬信號接入單元、調整單元、FPGA3、CPLD4、PCI單元，且模擬信號接入單元、調整單元、FPGA3和PCI單元依次連接，F(xiàn)PGA3還通過CPLD4與PCI單元連接。

所述模擬信號接入單元是由1-64路模擬信號輸入接口5和1-64路模擬開關6連接構成的。

所述調整單元是由可編程增益放大器7、高精度低噪聲放電路8、A/D轉換電路9和隔離電路10依次連接構成的。

所述A/D轉換電路9還分別與電路板1上的高精度低噪聲低偏移參考電壓電路11和外部觸發(fā)信號接口12連接。

所述FPGA3還分別與電路板1上的FPGA配置電路13、系統(tǒng)同步接口14和FPGA柔性設計拓展接口15連接。

所述PCI單元是由PCI配置單路16、PCI接口電路17和PCI接口18三部分依次連接構成的，且PCI接口電路17與FPGA3連接，PCI接口電路17還用過CPLD4與FPGA3連接。

所述FPGA：Field-Programmable?Gate?Array，即現(xiàn)場可編程門陣列；

所述CPLD：Complex?Programmable?Logic?Device，復雜可編程邏輯器件；

所述PCI：Peripheral?Component?Interconnect，外設部件互連標準

利用本實用新型的技術方案制作的基于FPGA柔性設計的高速數(shù)據(jù)采集電路，電路設計合理，數(shù)據(jù)采集精確，速度快，性能可靠。

附圖說明

圖1是本實用新型所述基于FPGA柔性設計的高速數(shù)據(jù)采集電路的結構示意圖；

圖中，1、電路板；2、電源電路；3、FPGA；4、CPLD；5、1-64路模擬信號輸入接口；6、1-64路模擬開關；7、可編程增益放大器；8、高精度低噪聲放電路；9、A/D轉換電路；10、隔離電路；11、高精度低噪聲低偏移參考電壓電路；12、外部觸發(fā)信號接口；13、FPGA配置電路；14、系統(tǒng)同步接口；15、FPGA柔性設計拓展接口；16、PCI配置單路；17、PCI接口電路；18、PCI接口。

具體實施方式

下面結合附圖對本實用新型進行具體描述，如圖1是本實用新型所述基于FPGA柔性設計的高速數(shù)據(jù)采集電路的結構示意圖，如圖所示，一種基于FPGA柔性設計的高速數(shù)據(jù)采集電路，包括電路板1，電路板1上設有電源電路2、模擬信號接入單元、調整單元、FPGA3、CPLD4、PCI單元，且模擬信號接入單元、調整單元、FPGA3和PCI單元依次連接，F(xiàn)PGA3還通過CPLD4與PCI單元連接。其中，所述模擬信號接入單元是由1-64路模擬信號輸入接口5和1-64路模擬開關6連接構成的；所述調整單元是由可編程增益放大器7、高精度低噪聲放電路8、A/D轉換電路9和隔離電路10依次連接構成的；所述A/D轉換電路9還分別與電路板1上的高精度低噪聲低偏移參考電壓電路11和外部觸發(fā)信號接口12連接；所述FPGA3還分別與電路板1上的FPGA配置電路13、系統(tǒng)同步接口14和FPGA柔性設計拓展接口15連接；所述PCI單元是由PCI配置單路16、PCI接口電路17和PCI接口18三部分依次連接構成的，且PCI接口電路17與FPGA3連接，PCI接口電路17還用過CPLD4與FPGA3連接。

在本技術方案中，外部1-64路模擬信號輸入，通過“1-64路模擬信號輸入接口”信號進入“1-64路模擬開關”，通過模擬開關選擇后信號進入“可編程增益放大器”可以方便的調整信號的大小，通過可增益放大的信號進入“高精度低噪聲放電路”經過這個電路處理后得到的穩(wěn)定信號就可以進入“A/D轉換電路”進行處理。