[實用新型]晶圓級半導體器件

有效

• 申請號: 201420043692.3
• 申請日: 2014-01-23
• 公開（公告）號: CN203871335U
• 公開（公告）日: 2014-10-08
• 發明（設計）人: 蔡勇;張亦斌;徐飛
• 申請（專利權）人: 中國科學院蘇州納米技術與納米仿生研究所
• 主分類號: H01L27/15
• 分類號: H01L27/15;H01L33/00
• 代理公司: 南京利豐知識產權代理事務所(特殊普通合伙) 32256
• 代理人: 王鋒

技術領域

本實用新型涉及一種半導體器件，特別涉及一種大功率、大面積晶圓級半導體器件，該晶圓級半導體器件系在一片晶圓上所形成的多個單胞串并聯連接的器件，其無須切割分離即能使用。?

背景技術

近年來，人們對LED照明的功率提出了越來越高的要求。為獲得大功率光源，當前業界通常是將以傳統工藝制成的多個小尺寸LED芯片集成組裝于一個器件中。而作為其中一種典型的方案，參考CN103137643A、CN103107250A等，/人員通過將多個小尺寸LED芯片通過粘接等方式固定組裝在一基底上，并采用一定的電路形式將該多個LED芯片電性連接，從而形成大功率LED器件。藉由此類工藝，誠然可以獲得大功率LED器件，但其中必不可少的芯片封裝、系統集成及安裝工序等操作均非常繁復，因而使得器件的總制造成本急劇提升，限制了大功率LED器件的推廣應用。?

增加LED器件芯片的面積是實現大功率LED的最直接也是最易想到的途徑，然而現實中卻幾乎無人按照這種方式去生產大功率LED器件，其原因就在于產品的良率太低。對于半導體器件來講，芯片的良率與芯片面積有極大的關系，通常可以用公式(1)來表示：?

P1=P2A1A2---(1)]]>

其中P₁和P₂分別為面積為A₁和A₂的LED芯片的良率，假設面積為1mm²的LED芯片的良率為99％，那么我們可以計算出隨著芯片面積的增加器件良率急劇降低。如圖1所示，芯片面積增加到500mm²時，其良率已經下降到<1％，而如果芯片面積增加到1000mm²時，良率只有萬分之0.34，根本無法用于生產大面積、大?功率的LED器件產品。?

因此，需要精心研究和設計LED芯片的布局和互連，才有望生產大面積、大功率半導體器件芯片，甚至是晶圓級芯片的大功率器件,降低封裝和應用成本。?

實用新型內容

鑒于現有技術的不足，本實用新型的目的之一在于提供一種晶圓級半導體器件，其具有制程簡單便捷、低成本，且良品率高等特點。?

本實用新型的另一目的在于提供一種制備前述晶圓級半導體器件的工藝。?

為實現前述實用新型目的，本實用新型采用了如下技術方案：?

一種晶圓級半導體器件，包括：?

晶圓級基片；?

形成于基片表面且并聯設置的多個串聯組，每一串聯組包括串聯設置的多個并聯組，每一并聯組包括并聯設置的多個單胞，其中每一單胞均是由直接生長于所述基片表面的半導體層加工形成的獨立功能單元；以及，?

導線，其至少電性連接于每一串聯組中的一個選定并聯組與所述半導體器件的一個電極之間和/或兩個選定并聯組之間，用以使所有串聯組的導通電壓基本一致。?

前述單胞是指具有獨立完整功能的器件單元，并且任意兩個單胞的導電半導體層隔離開，使任一單胞電學上獨立；通過金屬互連，使多個單胞實現電學連接，形成更大的器件，實現更高的器件性能，如：功率增加等。?

作為典型的案例，前述單胞可以為半導體激光器、LED等發光元件、二極管等電子元件。?

進一步的，至少在一串聯組中，該兩個選定并聯組非相鄰設置。?

作為典型實施方案之一，形成于基片表面的所有單胞包括多個正常單胞和多個冗余單胞，該多個正常單胞被排布為并聯設置的多個多級單元組，任一多級單元組包括串聯設置的多個第一并聯組，并且任一多級單元組中選定的M個第一并聯組還與N個第二并聯組串聯形成一串聯組，?

其中，任一第一并聯組包括并聯設置的多個正常單胞，任一第二并聯組包?括并聯設置的多個冗余單胞，M為正整數，N為0或正整數。?

優選的，至少一串聯組中還設有至少一匹配電阻。?