[實用新型]半導體器件

有效

• 申請號: 201420013401.6
• 申請日: 2014-01-09
• 公開（公告）號: CN203774333U
• 公開（公告）日: 2014-08-13
• 發明（設計）人: 伊藤明
• 申請（專利權）人: 美國博通公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/08;H01L21/336
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 田喜慶

技術領域

本實用新型大體上涉及金屬氧化物半導體場效應晶體管（MOSFET）。更特定地，本實用新型涉及與多柵極橫向擴散金屬氧化物半導體（LDMOS）有關的器件結構。

背景技術

硅半導體加工已經發展成制造集成電路的成熟操作。隨著制造工藝技術不斷進步，集成電路的核（core）和輸入/輸出（I/O）工作電壓已經降低。然而，輔助器件的工作電壓基本保持不變。輔助器件包括對接到集成電路的器件。例如，輔助器件可為打印機、掃描儀、磁盤驅動器、磁帶驅動器、麥克風、揚聲器或相機。

集成電路可包括有源和無源元件的互連陣列，諸如通過一系列兼容工藝與基板集成在一起或沉積于基板上的晶體管、電阻器、電容器和電感器。輔助器件可在高于包含在集成電路內的晶體管的擊穿電壓的電壓處進行操作。隨著施加于晶體管的工作電壓增加，晶體管終將擊穿，使得電流不可控地增加。例如，擊穿不利影響實例可包括穿通、雪崩擊穿和柵極氧化物擊穿。此外，在相當大持續時間內高于擊穿電壓的操作降低晶體管壽命。

實用新型內容

為了解決上述問題，本實用新型提供了以下半導體器件。

（1）一種半導體器件，包括：

第一阱，注入在半導體基板中；

第二阱，注入在所述半導體基板中；

柵極結構，在所述第一阱和所述第二阱上；

凸起源極結構，在所述第一阱上且與所述第一阱接觸，并且通過第一半導體鰭狀結構與所述柵極結構連接；以及

凸起漏極結構，在所述第二阱上且與所述第二阱接觸，并且與第二半導體鰭狀結構連接，

其中，所述第二半導體鰭狀結構包括將所述柵極結構與所述凸起漏極結構分開的間隙。

（2）根據（1）所述的半導體器件，其中，所述第一半導體鰭狀結構和所述第二半導體鰭狀結構具有比所述柵極結構窄的寬度。

（3）根據（1）所述的半導體器件，其中，所述第一半導體鰭狀結構具有比所述凸起源極結構窄的寬度。

（4）根據（1）所述的半導體器件，其中，所述第二半導體鰭狀結構具有比所述凸起漏極結構窄的寬度。

（5）根據（1）所述的半導體器件，其中，所述凸起源極結構和所述凸起漏極結構都具有比所述柵極結構窄的寬度。

（6）根據（1）所述的半導體器件，其中，所述柵極結構包括多個柵極。

（7）根據（1）所述的半導體器件，其中，所述間隙具有比所述第二半導體鰭狀結構的鰭狀長度小的間隙長度。

（8）根據（1）所述的半導體器件，其中，所述間隙具有非均勻間隙長度。

（9）一種半導體器件，所述半導體器件包括：

第一阱，具有第一阱上表面；

第二阱，具有第二阱上表面；

柵極結構，設置于所述第一阱上表面和所述第二阱上表面上；

凸起源極結構，設置于所述第一阱上且與所述第一阱接觸，在至少一個位置具有比所述第一阱上表面更高的源極上表面，并且通過第一半導體鰭狀結構與所述柵極結構連接；以及

凸起漏極結構，設置于所述第二阱上并且通過第二半導體鰭狀結構與所述柵極結構連接，其中，所述第二半導體鰭狀結構比所述第一半導體鰭狀結構相對輕地摻雜。

（10）根據（9）所述的半導體器件，其中，所述第一半導體鰭狀結構和所述第二半導體鰭狀結構具有比所述柵極結構窄的寬度。

（11）根據（10）所述的半導體器件，其中，所述柵極結構具有比所述源極上表面和所述漏極上表面高的柵極上表面。

（12）根據（10）所述的半導體器件，其中，所述柵極結構包括多個柵極。

（13）根據（12）所述的半導體器件，其中，所述第一半導體鰭狀結構具有比所述凸起源極結構窄的寬度。

（14）根據（13）所述的半導體器件，其中，所述第二半導體鰭狀結構具有比所述凸起漏極結構窄的寬度。

（15）根據（14）所述的半導體器件，其中，所述第二半導體鰭狀結構包括與所述第一半導體鰭狀結構相比的輕摻雜部分，所述輕摻雜部分具有比所述第二半導體鰭狀結構的鰭狀長度小的長度。

（16）根據（15）所述的半導體器件，其中，所述輕摻雜部分具有非均勻長度。

附圖說明

參考以下附圖及說明，可更好地理解所公開方法和裝置。圖中，相同附圖標記表示不同視圖中的對應部分。

圖1示出根據第一示例性實施方式的半導體器件的三維視圖。

圖2示出根據第一示例性實施方式的半導體器件的橫截面視圖。