[發明專利]一種像素點結構、陣列及其控制方法

有效

• 申請號: 201410854189.0
• 申請日: 2014-12-31
• 公開（公告）號: CN104486565B
• 公開（公告）日: 2019-03-05
• 發明（設計）人: 趙立新;喬勁軒;李敏蘭
• 申請（專利權）人: 格科微電子（上海）有限公司
• 主分類號: H04N5/374
• 分類號: H04N5/374
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 潘彥君;駱蘇華

1.一種像素點結構，其特征在于，包括：

第一NMOS管、第二NMOS管、光電傳感器、電流源；

所述第一NMOS管的漏極選擇性連接至第一電壓或第二電壓，所述第一NMOS管柵極選擇性連接至第三電壓或第四電壓，所述第一NMOS管源極連接至所述第二NMOS管的柵極以及所述光電傳感器；

所述第二NMOS管的漏極連接至所述第三電壓，所述第二NMOS管的源極連接至所述電流源，所述第二NMOS管的源極選擇性連接至第三電壓或所述像素點輸出端；

所述像素點結構穩定所述第三電壓時，所述第一NMOS管的柵極、所述第二NMOS管的漏極和源極作為負載連接至所述第三電壓。

2.根據權利要求1所述的像素點結構，其特征在于，所述傳感器包括光敏二極管，所述光敏二極管陰極連接至所述第一NMOS管的源極。

3.根據權利要求1所述的像素點結構，其特征在于，所述第一電壓低于所述第二電壓。

4.根據權利要求1所述的像素點結構，其特征在于，所述第一電壓范圍是0V-1V。

5.根據權利要求1所述的像素點結構，其特征在于，所述第二電壓范圍是3V-4V。

6.根據權利要求1所述的像素點結構，其特征在于，所述第三電壓包括：基準電壓。

7.根據權利要求1所述的像素點結構，其特征在于，所述第四電壓包括：復位電壓。

8.根據權利要求1所述的像素點結構，其特征在于，所述電流源包括：第三NMOS管、第四NMOS管；

所述第三NMOS管的漏極連接至所述第二NMOS管的源極，所述第三NMOS管的源極連接至所述第四NMOS管的漏極，所述第三NMOS管的柵極連接至第五電壓；

所述第四NMOS管的柵極連接至第六電壓，所述第四NMOS管的源極連接至第七電壓。

9.根據權利要求8所述的像素點結構，其特征在于，所述第五電壓、第六電壓包括：由基本的偏置電壓產生電路產生的控制電壓。

10.根據權利要求8所述的像素點結構，其特征在于，所述第七電壓包括：地。

11.根據權利要求1或8所述的像素點結構，其特征在于，還包括：第五NMOS管，連接在所述第一NMOS管的源極與所述光電傳感器之間；

所述第五NMOS管的漏極連接至所述第一NMOS管的源極，所述第五NMOS管的源極連接至所述光電傳感器，所述第五NMOS管的柵極連接至第八電壓。

12.一種權利要求1所述的像素點結構的控制方法，其特征在于，包括：

所述像素點結構穩定所述第三電壓時，所述第一NMOS管的漏極連接至所述第一電壓；

所述像素點結構采集圖像時，所述第一NMOS管的漏極連接至所述第二電壓，所述第一NMOS管柵極連接至所述第四電壓，所述第二NMOS管的源極連接至所述像素點輸出端。

13.一種像素點陣列，其特征在于，包括：N行M列權利要求1-11任一項所述的像素點結構，N、M均為自然數；

所述像素點陣列中每個像素點的對應電壓分別連接在一起；

所述M列中每列像素點結構的輸出端連接在一起，作為列輸出端。

14.一種權利要求13所述的像素點陣列的控制方法，其特征在于，包括：

所述像素點陣列采集圖像時，所述像素點陣列每個像素點結構中所述第一NMOS管的漏極連接至所述第二電壓，所述第一NMOS管柵極連接至所述第四電壓，所述第二NMOS管的源極連接至所述像素點輸出端；

所述像素點陣列穩定所述第三電壓時，所述像素點陣列每個像素點結構的所述第一NMOS管的漏極連接至所述第一電壓，所述第一NMOS管的柵極、所述第二NMOS管的漏極和源極作為負載連接至所述第三電壓。