[發明專利]半導體芯片和半導體芯片封裝

有效

• 申請號: 201410848251.5
• 申請日: 2014-12-31
• 公開（公告）號: CN104881079B
• 公開（公告）日: 2019-05-03
• 發明（設計）人: 劉得平;盧臺佑
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: G06F1/10
• 分類號: G06F1/10;G06F17/50;H01L23/488;H01L23/498
• 代理公司: 北京市萬慧達律師事務所 11111
• 代理人: 張金芝;楊穎

1.一種半導體芯片，其特征在于，包含：

第一電路，提供參考信號；

第二電路；

第三電路；

第一信號路徑，包括第一導電跡線以及從所述第一電路傳送所述參考信號至所述第二電路；以及

第二信號路徑，從所述第一電路傳送所述參考信號至所述第三電路，

其中，所述第一信號路徑和所述第二信號路徑的時序偏移是平衡的，并且所述第一信號路徑和所述第二信號路徑是全局布線，

其中，所述第二信號路徑包括第二導電跡線，所述第一導電跡線和所述第二導電跡線的長度大致相同；或者所述第二信號路徑由第二導電跡線和延遲單元形成，其中所述第二導電跡線的長度不同于所述第一導電跡線的長度；

其中，所述第一電路、所述第二電路和所述第三電路被設置在集成電路區域的內部。

2.如權利要求1所述的半導體芯片，其特征在于，所述第一信號路徑和所述第二信號路徑還包括公共導電跡線。

3.如權利要求1所述的半導體芯片，其特征在于，所述延遲單元從蛇狀導電跡線、緩沖器鏈和低通濾波器其中之一選擇。

4.如權利要求1所述的半導體芯片，其特征在于，所述第一信號路徑和所述第二信號路徑被設置在所述集成電路區域外部。

5.如權利要求4所述的半導體芯片，其特征在于，還包括：

包圍所述集成電路區域以及所述第一信號路徑和所述第二信號路徑的屏蔽區域。

6.如權利要求1所述的半導體芯片，其特征在于，所述第一電路、所述第二電路和所述第三電路被設置在集成電路區域的不同邊緣。

7.如權利要求1所述的半導體芯片，其特征在于，所述參考信號是時鐘源。

8.一種半導體芯片封裝，其特征在于，包含：

封裝基板，包括：

第一接觸焊盤；

第二接觸焊盤；以及

第三接觸焊盤；以及

半導體芯片，安裝在所述封裝基板上，包括：

第一焊盤；

第二焊盤；

第三焊盤；

第一電路，通過所述第一焊盤和第一連接單元耦接于所述第一接觸焊盤，用于提供參考信號；

第二電路，通過所述第二焊盤和第二連接單元耦接于所述第二接觸焊盤；以及

第三電路，通過所述第三焊盤和第三連接單元耦接于所述第三接觸焊盤；

其中，所述封裝基板還包括：

第一信號路徑，從所述第一接觸焊盤傳送所述參考信號至所述第二接觸焊盤；以及

第二信號路徑，從所述第一接觸焊盤傳送所述參考信號至所述第三接觸焊盤；

其中所述第一信號路徑和所述第二信號路徑的時序偏移是平衡的；

其中所述第一信號路徑包括第一導電跡線，以及所述第二信號路徑包括第二導電跡線，其中所述第一導電跡線和所述第二導電跡線的長度大致相同；或者所述第二信號路徑包括第二導電跡線和延遲單元，其中所述第二導電跡線的長度不同于所述第一導電跡線的長度。

9.如權利要求8所述的半導體芯片封裝，其特征在于，所述第一連接單元包括第一凸塊，所述第二連接單元包括第二凸塊以及所述第三連接單元包括第三凸塊。

10.如權利要求8所述的半導體芯片封裝，其特征在于，所述第一連接單元包括第一接合線，所述第二連接單元包括第二接合線以及所述第三連接單元包括第三接合線。

11.如權利要求8所述的半導體芯片封裝，其特征在于，所述第一信號路徑和所述第二信號路徑還包括公共導電跡線。

12.如權利要求8所述的半導體芯片封裝，其特征在于，所述延遲單元包括蛇狀導電跡線。