[發(fā)明專利]一種提升模擬版圖后端驗(yàn)證可靠性的方法在審
| 申請?zhí)枺?/td> | 201410840475.1 | 申請日： | 2014-12-24 |
| 公開（公告）號： | CN105787145A | 公開（公告）日： | 2016-07-20 |
| 發(fā)明（設(shè)計）人： | 李秋敏 | 申請（專利權(quán)）人： | 鉅泉光電科技（上海）股份有限公司 |
| 主分類號： | G06F17/50 | 分類號： | G06F17/50 |
| 代理公司： | 上海申新律師事務(wù)所 31272 | 代理人： | 竺路玲 |
| 地址： | 200120 上海市浦*** | 國省代碼： | 上海;31 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 一種 提升 模擬 版圖 后端 驗(yàn)證 可靠性 方法 | ||
1.一種提升模擬版圖后端驗(yàn)證可靠性的方法，其特征在于：
基于底層功能模塊的外形確定上層模塊的平面圖，底層功能模塊進(jìn) 行模擬版圖設(shè)計，同時上層模塊的版圖設(shè)計根據(jù)底層功能模塊的設(shè)計進(jìn) 展適時進(jìn)行連線工作；
進(jìn)行后端驗(yàn)證，包括設(shè)計規(guī)則檢查、版圖原理圖一致性檢查和電氣 規(guī)則檢查；
若后端驗(yàn)證符合要求，提取寄生參數(shù)進(jìn)行底層功能模塊后仿真和上 層模塊后仿真，以進(jìn)一步核實(shí)在版圖中的參數(shù)以及寄生耦合產(chǎn)生的對電 路性能的影響。
2.根據(jù)權(quán)利要求1所述提升模擬版圖后端驗(yàn)證可靠性的方法，其 特征在于，在上層模塊與底層功能模塊進(jìn)行連線過程中，支持對模擬版 圖設(shè)計的修改。
3.根據(jù)權(quán)利要求1或2所述提升模擬版圖后端驗(yàn)證可靠性的方法， 其特征在于，在后端驗(yàn)證過程中，版圖原理圖一致性檢查包括：
同時檢查電阻的阻值和寬、長參數(shù),以及電容的容值、寬、長和面 積參數(shù)。
4.根據(jù)權(quán)利要求3述提升模擬版圖后端驗(yàn)證可靠性的方法，其特 征在于，在后端驗(yàn)證過程中，版圖原理圖一致性檢查進(jìn)一步包括：
檢查電路里的屏蔽線是否懸空。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于鉅泉光電科技（上海）股份有限公司，未經(jīng)鉅泉光電科技（上海）股份有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201410840475.1/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 相變存儲器芯片版圖結(jié)構(gòu)
- 一種溫度補(bǔ)償時鐘芯片的版圖結(jié)構(gòu)
- 一種溫度補(bǔ)償時鐘芯片的版圖結(jié)構(gòu)
- 一種采用PNP晶體管實(shí)現(xiàn)的高精度測溫芯片版圖結(jié)構(gòu)
- 光掩膜數(shù)據(jù)檢測方法、監(jiān)測結(jié)構(gòu)以及掩膜版
- 一種高速SPI接口安全芯片的版圖結(jié)構(gòu)
- 一種高靈敏度大容量射頻標(biāo)簽芯片的版圖結(jié)構(gòu)及射頻標(biāo)簽芯片
- 一種高靈敏度大容量射頻標(biāo)簽芯片的版圖結(jié)構(gòu)及射頻標(biāo)簽芯片
- 一種環(huán)形壓控振蕩器的版圖結(jié)構(gòu)
- 遮光帶版圖繪制方法、光罩版圖繪制方法及光罩版圖
