[發(fā)明專利]具有低特征導(dǎo)通電阻的SiC VDMOSFET結(jié)構(gòu)及其制造方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201410838171.1
• 申請(qǐng)日: 2014-12-29
• 公開（公告）號(hào): CN104538450A
• 公開（公告）日: 2015-04-22
• 發(fā)明（設(shè)計(jì)）人: 王進(jìn)澤;楊香;顏偉;劉勝北;趙繼聰;何志;王曉東;楊富華
• 申請(qǐng)（專利權(quán)）人: 中國科學(xué)院半導(dǎo)體研究所
• 主分類號(hào): H01L29/78
• 分類號(hào): H01L29/78;H01L29/10;H01L29/06;H01L21/336
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 宋焰琴

技術(shù)領(lǐng)域

本發(fā)明所屬半導(dǎo)體技術(shù)領(lǐng)域，特別涉及一種在高溫、高頻、中高壓電力電子等領(lǐng)域中有重要作用的SiC?VDMOSFET結(jié)構(gòu)及其制造方法。

背景技術(shù)

長久以來，Si材料一直在半導(dǎo)體領(lǐng)域占據(jù)著主導(dǎo)地位，并應(yīng)用于高溫、高頻電路當(dāng)中。但隨著技術(shù)的進(jìn)步和應(yīng)用領(lǐng)域的擴(kuò)展，Si基器件越來越難以勝任更苛刻的環(huán)境和更高性能的要求，于是人們把目光轉(zhuǎn)向?qū)捊麕О雽?dǎo)體。SiC材料被認(rèn)為是很有潛力的第三代半導(dǎo)體材料，SiC材料具有比Si材料更高的擊穿場強(qiáng)、更高的載流子飽和速度和更高的熱導(dǎo)率，使SiC電力電子器件比Si的同類器件具有關(guān)斷電壓高、導(dǎo)通電阻小、開關(guān)頻率高、效率高和高溫性能好的特點(diǎn)。SiC材料在比較苛刻的條件下，比如高溫、高頻、尤其是在大功率和高輻射條件下仍有著非常優(yōu)越的性能，因此在未來的航空航天、通訊、電力、軍事等應(yīng)用領(lǐng)域有著比其他半導(dǎo)體材料更為廣闊的應(yīng)用前景。另外，SiC材料是寬禁帶半導(dǎo)體中唯一能夠熱氧化生長SiO₂的半導(dǎo)體，這就使得制備良好性能的SiC基的MOS器件成為可能，并能夠很好的與Si工藝兼容，這是SiC工藝上的一個(gè)天然優(yōu)勢(shì)。

目前常用Si基功率器件主要有SCR、GTR、MOS、IGBT，其中，在中壓領(lǐng)域IGBT占有主導(dǎo)地位。但是Si基IGBT具有開關(guān)頻率不是太高，開關(guān)損耗大，價(jià)格昂貴等缺點(diǎn)，而SiC基功率MOSFET克服了這些缺點(diǎn)，使得SiC功率MOSFET成為替代Si基IGBT在電力電子應(yīng)用中的最佳器件。SiC?VDMOSFET具有制程簡單，耐壓值高的優(yōu)點(diǎn)。但是在工藝方面，由于SiC/SiO₂表面界面態(tài)密度很高，特征導(dǎo)通電阻大，同時(shí)具有JFET效應(yīng)，導(dǎo)致導(dǎo)通阻抗很高，且由于p-n界面轉(zhuǎn)角處電力線集中，易發(fā)生雪崩擊穿。

圖1是現(xiàn)有技術(shù)的SiC?VDMOSFET結(jié)構(gòu)示意圖。如圖所示，其包括N⁺襯底，在所述N⁺襯底上形成有N^-漂移區(qū)，在該N^-漂移區(qū)的上方形成有P型基極區(qū)和JFET區(qū)，所述JFET區(qū)由所述P型基極區(qū)環(huán)繞；所述P型基極區(qū)的內(nèi)部成有P⁺區(qū)和N⁺區(qū)；所述JFET區(qū)上方形成有柵介質(zhì)層；所述N⁺襯底的一端作為漏極，所述柵介質(zhì)層的一端作為柵極，所述N⁺區(qū)的一端作為源極。反型層是在柵極加大于閾值電壓電壓時(shí)，形成于所述P型基極區(qū)的上方的電子導(dǎo)電溝道層。

發(fā)明內(nèi)容

(一)要解決的技術(shù)問題

本發(fā)明所要解決的是問題是SiC?VDMOSFET具有特征導(dǎo)通電阻大的缺點(diǎn)，在中高壓領(lǐng)域應(yīng)用時(shí)，功率損耗比較大。

(二)技術(shù)方案

為解決上述技術(shù)問題，本發(fā)明提出一種VDMOSFET結(jié)構(gòu)，包括N⁺襯底，在所述N⁺襯底上形成有N^-漂移區(qū)，在該N^-漂移區(qū)的上方形成有P型基極區(qū)和JFET區(qū)，所述JFET區(qū)由所述P型基極區(qū)環(huán)繞；所述P型基極區(qū)的內(nèi)部形成有P⁺區(qū)和N⁺區(qū)；所述JFET區(qū)上方形成有柵介質(zhì)層；所述N⁺襯底的一端作為漏極，所述柵介質(zhì)層的一端作為柵極，所述P⁺區(qū)和N⁺區(qū)的一端作為源極；在所述柵介質(zhì)層與所述P型基極區(qū)之間，圍繞所述JFET區(qū)形成有N^-導(dǎo)電溝道層。

根據(jù)本發(fā)明的一種實(shí)施方式，所述N^-導(dǎo)電溝道層的厚度為20nm。

根據(jù)本發(fā)明的一種實(shí)施方式，所述N-導(dǎo)電溝道層的摻雜濃度為1×10¹⁵cm^-3。

根據(jù)本發(fā)明的一種實(shí)施方式，所述在JFET區(qū)與N^-漂移區(qū)之間形成有N型摻雜薄層，作為電流擴(kuò)散層。

根據(jù)本發(fā)明的一種實(shí)施方式，所述N型摻雜薄層的厚度與所述N-漂移區(qū)的厚度相同。

根據(jù)本發(fā)明的一種實(shí)施方式，所述N⁺襯底、N^-漂移區(qū)、P型基極區(qū)、JFET區(qū)、P⁺區(qū)和N⁺區(qū)均為SiC材料。