[發(fā)明專利]具有低特征導(dǎo)通電阻的SiC VDMOSFET結(jié)構(gòu)及其制造方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201410838171.1
• 申請(qǐng)日: 2014-12-29
• 公開（公告）號(hào): CN104538450A
• 公開（公告）日: 2015-04-22
• 發(fā)明（設(shè)計(jì)）人: 王進(jìn)澤;楊香;顏偉;劉勝北;趙繼聰;何志;王曉東;楊富華
• 申請(qǐng)（專利權(quán)）人: 中國(guó)科學(xué)院半導(dǎo)體研究所
• 主分類號(hào): H01L29/78
• 分類號(hào): H01L29/78;H01L29/10;H01L29/06;H01L21/336
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 宋焰琴

1.一種VDMOSFET結(jié)構(gòu)，包括N⁺襯底，在所述N⁺襯底上形成有N^-漂移區(qū)，在該N^-漂移區(qū)的上方形成有P型基極區(qū)和JFET區(qū)，所述JFET區(qū)由所述P型基極區(qū)環(huán)繞；

所述P型基極區(qū)的內(nèi)部形成有P⁺區(qū)和N⁺區(qū)；

所述JFET區(qū)上方形成有柵介質(zhì)層；

所述N⁺襯底的一端作為漏極，所述柵介質(zhì)層的一端作為柵極，所述P⁺區(qū)和N⁺區(qū)的一端作為源極；

在所述柵介質(zhì)層與所述P型基極區(qū)之間，圍繞所述JFET區(qū)形成有N^-導(dǎo)電溝道層。

2.如權(quán)利要求1所述的VDMOSFET結(jié)構(gòu)，其特征在于，所述N^-導(dǎo)電溝道層的厚度為20nm。

3.如權(quán)利要求1所述的VDMOSFET結(jié)構(gòu)，其特征在于，所述N^-導(dǎo)電溝道層的摻雜濃度為1×10¹⁵cm^-3。

4.如權(quán)利要求1所述的VDMOSFET結(jié)構(gòu)，其特征在于，所述在JFET區(qū)與N^-漂移區(qū)之間形成有N型摻雜薄層，作為電流擴(kuò)散層。

5.如權(quán)利要求4所述的VDMOSFET結(jié)構(gòu)，其特征在于，所述N型摻雜薄層的厚度與所述N^-漂移區(qū)的厚度相同。

6.如權(quán)利要求1-5中任一項(xiàng)所述的VDMOSFET結(jié)構(gòu)，其特征在于，所述N⁺襯底、N^-漂移區(qū)、P型基極區(qū)、JFET區(qū)、P⁺區(qū)和N⁺區(qū)均為SiC材料。

7.一種制造VDMOSFET結(jié)構(gòu)的方法，包括如下步驟：

在N⁺襯底上形成N^-漂移區(qū)；

在該N^-漂移區(qū)的上方形成P型基極區(qū)和JFET區(qū)，所述JFET區(qū)由所述P型基極區(qū)環(huán)繞；

在所述P型基極區(qū)的內(nèi)部形成有P⁺區(qū)和N⁺區(qū)；

在所述JFET區(qū)上方形成柵介質(zhì)層；

將所述N⁺襯底的一端連接漏極電極，將所述柵介質(zhì)層的一端連接?xùn)艠O電極，將所述P⁺區(qū)和N⁺區(qū)的一端連接源極電極；

其特征在于，所述方法還包括：

在所述柵介質(zhì)層與所述P型基極區(qū)之間，圍繞所述JFET區(qū)形成N^-導(dǎo)電溝道層。

8.如權(quán)利要求7所述的制造VDMOSFET結(jié)構(gòu)的方法，其特征在于，所述N^-導(dǎo)電溝道層的厚度為20nm。

9.如權(quán)利要求7所述的制造VDMOSFET結(jié)構(gòu)的方法，其特征在于，所述N^-導(dǎo)電溝道層的摻雜濃度為1×10¹⁵cm^-3。

10.如權(quán)利要求7所述的制造VDMOSFET結(jié)構(gòu)的方法，其特征在于，還包括在所述在JFET區(qū)與N^-漂移區(qū)之間形成有N型摻雜薄層，作為電流擴(kuò)散層。

11.如權(quán)利要求10所述的制造VDMOSFET結(jié)構(gòu)的方法，其特征在于，所述N型摻雜薄層的厚度與所述N^-漂移區(qū)的厚度相同。

12.如權(quán)利要求7-11中任一項(xiàng)所述的制造VDMOSFET結(jié)構(gòu)的方法，其特征在于，所述N⁺襯底、N^-漂移區(qū)、P型基極區(qū)、JFET區(qū)、P⁺區(qū)和N⁺區(qū)均為SiC材料。