[發明專利]時鐘延遲方法、裝置、延遲鎖相環及數字時鐘管理單元有效
| 申請號: | 201410835917.3 | 申請日: | 2014-12-26 |
| 公開(公告)號: | CN104579320B | 公開(公告)日: | 2018-09-18 |
| 發明(設計)人: | 包朝偉;崔社濤;姚韡榮;王佩寧 | 申請(專利權)人: | 浙江大學;深圳市國微電子有限公司 |
| 主分類號: | H03L7/08 | 分類號: | H03L7/08;H03L7/081 |
| 代理公司: | 深圳鼎合誠知識產權代理有限公司 44281 | 代理人: | 江婷;李發兵 |
| 地址: | 310027*** | 國省代碼: | 浙江;33 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 輸出時鐘 輸入時鐘 輸入時鐘延遲 時鐘延遲 對齊 延遲線 延遲鎖相環 管理單元 數字時鐘 時鐘周期 芯片系統 逐次逼近 二分式 鎖定 超前 輸出 滯后 | ||
1.一種時鐘延遲方法,其特征在于,包括:
步驟一、通過延遲線將輸入時鐘延遲Ti,得到輸出時鐘;
步驟二、比較所述輸入時鐘和輸出時鐘,若所述輸入時鐘滯后于輸出時鐘,則回到步驟一,重新通過延遲線將所述輸入時鐘延遲Ti+1,Ti+1為(Ti+Tx)/2,若所述輸入時鐘超前于輸出時鐘,則回到步驟一,重新通過所述延遲線將輸入時鐘延遲T′i+1,T′i+1為(Ty+Ti)/2;直到所述輸入時鐘和輸出時鐘對齊,輸出與所述輸入時鐘對齊的輸出時鐘;其中,i為大于等于1的整數,Tx為T1至Ti以及T中,比Ti大且距離Ti最近的一個,Ty為T1至Ti以及0中比Ti小且距離Ti最近的一個,T為所述延遲線的最大延遲時間。
2.如權利要求1所述的時鐘延遲方法,其特征在于,Ti的初始值T1為T/2。
3.如權利要求2所述的時鐘延遲方法,其特征在于,所述延遲線包括2N個延遲單元,每個延遲單元的延遲時間為t,T為2N*t,T1為2N-1*t。
4.如權利要求3所述的時鐘延遲方法,其特征在于,步驟一包括:
根據預設規則生成包括N位字節的二進制控制信號Ci;
根據生成的二進制控制信號Ci,控制所述延遲線將輸入時鐘延遲Ti。
5.如權利要求4所述的時鐘延遲方法,其特征在于,步驟一包括:
初始時,生成二進制控制信號C1,二進制控制信號C1的最高位為1,其余位為0;根據該二進制控制信號C1,控制所述延遲線將輸入時鐘延遲T1。
6.如權利要求5所述的時鐘延遲方法,其特征在于,步驟一還包括:
若步驟二中所述輸入時鐘滯后于輸出時鐘,則重新生成二進制控制信號Ci+1,二進制控制信號Ci+1相比二進制控制信號Ci第i位保持為1,第i+1位變換為1,其余位不變;根據重新生成的二進制控制信號Ci+1控制所述延遲線重新將輸入時鐘延遲Ti+1;
若步驟二中所述輸入時鐘超前于所述輸出時鐘,則重新生成二進制控制信號C′i+1,二進制控制信號C′i+1相比二進制控制信號Ci第i位變換為0,第i+1位變換為1,其余位不變;根據重新生成的二進制控制信號C′i+1控制所述延遲線重新將輸入時鐘延遲T′i+1;
其中,二進制控制信號Ci從最高位到最低位按照1至N編號,i的取值范圍為1至N-1。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于浙江大學;深圳市國微電子有限公司,未經浙江大學;深圳市國微電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410835917.3/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:壓電振動片及壓電振動器
- 下一篇:一種變電站通信網絡狀態在線監測系統及方法





