[發明專利]一種基于FPGA的光柵細分裝置及方法在審
| 申請號： | 201410832041.7 | 申請日： | 2014-12-29 |
| 公開（公告）號： | CN104567955A | 公開（公告）日： | 2015-04-29 |
| 發明（設計）人： | 李彬華;丁旭 | 申請（專利權）人： | 昆明理工大學 |
| 主分類號： | G01D5/34 | 分類號： | G01D5/34 |
| 代理公司： | 暫無信息 | 代理人： | 暫無信息 |
| 地址： | 650093 云*** | 國省代碼： | 云南;53 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 基于 fpga 光柵 細分 裝置 方法 | ||
1.一種基于FPGA的光柵細分裝置，其特征在于：包括輸入信號（1）、差分放大電路Ⅰ（2）、差分放大電路Ⅱ（3）、絕對值電路Ⅰ（4）、絕對值電路Ⅱ（5）、比較器Ⅰ（6）、模擬選擇器（7）、比較器Ⅱ（8）、過零比較電路Ⅰ（9）、過零比較電路Ⅱ（10）、跟隨電路（11）、A/D轉換電路（12）、FPGA器件（13）；
其中，FPGA器件（13）輸出信號控制A/D轉換電路（12）的時鐘和片選端；
輸入信號（1）經過差分放大電路Ⅰ（2）、差分放大電路Ⅱ（3）后：經過過零比較電路Ⅰ（9）、過零比較電路Ⅱ（10）生成2位電平信號；同時經過絕對值電路Ⅰ（4）、絕對值電路Ⅱ（5）得到絕對值信號：絕對值信號經過比較器Ⅱ（8）得到1位電平信號，絕對值信號同時經過比較器Ⅰ（6）、模擬選擇器（7）、跟隨電路（11）、A/D轉換電路（12）將讀數頭輸出的正弦信號每個周期分成8個線性區間并對8個區間逐個進行精細分得到8位電平信號；
3位電平信號、8位電平信號同時輸入至FPGA器件（13）。
2.根據權利要求1所述的基于FPGA的光柵細分裝置，其特征在于：所述FPGA器件（13）包括A/D控制模塊、數據緩沖模塊、8細分模塊、綜合數據處理模塊；其中A/D控制模塊通過輸出接口與A/D轉換電路（12）控制端相連，A/D轉換電路（12）通過FPGA器件（13）的輸入接口與數據緩沖模塊相連，比較器（8）、過零比較電路Ⅰ（9）和過零比較電路Ⅱ（10）通過FPGA器件（13）的輸入接口與8細分模塊相連，數據緩沖模塊、8細分模塊再與綜合數據處理模塊相連，綜合數據處理模塊與FPGA器件（13）輸出接口相連。
3.根據權利要求1所述的基于FPGA的光柵細分裝置，其特征在于：所述A/D模塊為鎖相環PLL電路；其中鎖相環PLL電路的頻率輸出端連接A/D轉換電路（12）控制端。
4.根據權利要求1所述的基于FPGA的光柵細分裝置，其特征在于：所述數據緩沖模塊包括D觸發器Ⅰ和D觸發器Ⅱ；其中A/D轉換電路（12）輸出端與D觸發器Ⅰ的輸入端相連，D觸發器Ⅰ的輸出端連接D觸發器Ⅱ的輸入端，D觸發器Ⅱ的輸出端與綜合數據處理模塊輸入端連接。
5.根據權利要求1所述的基于FPGA的光柵細分裝置，其特征在于：所述8細分模塊包括D觸發器Ⅲ、D觸發器Ⅳ、數值比較器Ⅰ、D觸發器Ⅴ、D觸發器Ⅵ、數值比較器Ⅱ和計數器；其中3位電平信號依次緩存到D觸發器Ⅲ、D觸發器Ⅳ；數值比較器Ⅰ比較D觸發器Ⅲ、D觸發器Ⅳ的緩存值輸出2路電平信號到D觸發器Ⅴ；2路電平信號依次緩存到D觸發器Ⅴ和D觸發器Ⅵ；數值比較器Ⅱ比較D觸發器Ⅴ和D觸發器Ⅵ的緩存電平信號輸出控制信號至計數器；計數器輸出端與綜合數據處理模塊輸入端連接。
6.根據權利要求1所述的基于FPGA的光柵細分裝置，其特征在于：所述綜合數據處理模塊包括D觸發器Ⅶ、D觸發器Ⅷ、加法器Ⅰ、加法器Ⅱ、加法器Ⅲ、移位寄存器Ⅰ、移位寄存器Ⅱ、減法器和數據選擇器；其中D觸發器Ⅱ的輸出端與D觸發器Ⅶ輸入端連接，D觸發器Ⅶ輸出端連接加法器Ⅰ和加法器Ⅱ輸入端；加法器Ⅰ輸出端連接減法器輸入端，減法器輸出端連接數據選擇器輸入端；加法器Ⅱ輸出端連接數據選擇器輸入端；計數器輸出端與D觸發器Ⅷ輸入端連接，D觸發器Ⅷ輸出端連接加法器Ⅲ、移位寄存器Ⅰ輸入端和數據選擇器控制端；加法器Ⅲ輸出端連接移位寄存器Ⅱ輸入端，移位寄存器Ⅱ輸出端連接減法器輸入端；移位寄存器Ⅰ輸出端連接加法器Ⅱ輸入端。
7.一種基于FPGA的光柵細分方法，其特征在于：所述方法的具體步驟如下：
Step1、來自讀數頭輸出的正余弦輸入信號（1）經過差分放大電路Ⅰ（2）、差分放大電路Ⅱ（3）；
Step1.1、經過過零比較電路Ⅰ（9）、過零比較電路Ⅱ（10）生成2位電平信號；
Step1.2、經過絕對值電路Ⅰ（4）、絕對值電路Ⅱ（5）得到絕對值信號：
Step1.2.1、絕對值信號經過比較器Ⅱ（8）得到1位電平信號；
Step1.2.2、絕對值信號同時經過比較器Ⅰ（6）、模擬選擇器（7）、跟隨電路（11）、A/D轉換電路（12）將讀數頭輸出的正弦信號每個周期分成8個線性區間并對8個區間逐個進行精細分得到8位電平信號；
Step2、8位電平信號輸入至數據緩沖模塊后，輸出數據DAT_AD；3位電平信號輸入至8細分模塊后，輸出數據DAT_8：
如果輸出數據DAT_8為奇數時，綜合數據處理模塊輸出數據????????????????????????????????????????????????；
如果輸出數據DAT_8為偶數時，綜合數據處理模塊輸出數據。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于昆明理工大學，未經昆明理工大學許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201410832041.7/1.html，轉載請聲明來源鉆瓜專利網。
