[發明專利]內置靜電保護器件的高速輸出電路

在審

• 申請號: 201410831513.7
• 申請日: 2014-12-23
• 公開（公告）號: CN104601160A
• 公開（公告）日: 2015-05-06
• 發明（設計）人: 彭進忠;孔亮;戴頡;李耿民;職春星
• 申請（專利權）人: 燦芯半導體（上海）有限公司
• 主分類號: H03K19/003
• 分類號: H03K19/003;H01L27/02
• 代理公司: 無錫互維知識產權代理有限公司 32236
• 代理人: 龐聰雅;戴薇

【技術領域】

本發明涉及電路設計領域，特別涉及一種內置靜電保護器件的高速輸出電路。

【背景技術】

高速輸出電路不但需要支持高速信號傳輸，還需要具有ESD(Electro-Static?discharge)保護功能。傳統的高速輸出電路可以滿足這兩個功能，但是他需要加一對面積較大的靜電保護二極管DIO_N/DIO_P。

圖1示出了現有的高速輸出電路的電路圖。如圖1所示，所述輸出電路包括PMOS(P-channel?Metal?Oxide?Semiconductor)晶體管MP10、NMOS(N-channel?Metal?Oxide?Semiconductor)晶體管MN10、電阻R1P、電阻R1N、二極管DIO_P、二極管DIO_N。晶體管MP10的源極接電源端，其漏極通過電阻R1P與輸出端PAD相連，晶體管MN10的源極接接地端，其漏極通過電阻R1N與輸出端PAD相連。二極管DIO_P的正極與輸出端PAD相連，負極接電源端。二極管DIO_N的負極與輸出端PAD相連，正極接地。

電阻R1P、電阻R1N可以用來提高輸出阻抗線性度，由于電阻R1P、R1N的存在，那么晶體管MP10、MN10會一直處于線性區域，這樣輸出阻抗的線性度會提高。二極管DIO_P、DIO_N是輸出電路的ESD回路。舉例說明，當輸出端PAD上有很大的靜電電壓時，那它會通過二極管DIO_P或DIO_N迅速放掉，從而達到保護內部電路的目的。

圖2是圖1中的PMOS晶體管MP10、電阻R1P和二極管DIO_P的物理橫截面示意圖。在P型襯底上形成有N阱16和N阱23，在N阱16中形成了晶體管MP10，在N阱23中形成了二極管DIO_P。

在N阱16中形成有P+有源區12和13，其中P+有源區12作為源極，連接至電源端，P+有源區13作為漏極，其通過電阻R1P連接至輸出端PAD。形成在N阱16中的N+區作為襯體連接區，連接至電源端。柵極14和柵氧層15。

在N阱23中形成有P+區21，該P+區21作為二極管的正極與輸出端PAD相連。在N阱23中形成有N+區22，該N+區22作為二極管的負極與電源端相連。

在正常情況下，二極管DIO_P是截止的，處于反向偏置狀態。在ESD情況發生時，輸出端PAD上會有一個2000V或者更高的電壓，二極管DIO_P就會形成正向偏置，二極管的正向導通的電流是指數型的，所以會產生一個很大的瞬間靜電泄放電流從二極管DIO_P流過，從而泄放掉輸出端PAD上的高電壓，完成ESD保護功能。然而，這個輸出電路需要一個較大面積的二極管器件，它增加了芯片面積、同時會增加輸出電容，輸出電容帶來的直接危害是輸出電路需要驅動更大的負載，以至于輸出電路的工作頻率降低。

因此，有必要提供一種改進的技術方案來克服上述問題。

【發明內容】

本發明的目的在于提供一種高速輸出電路，其具有內置的靜電保護器件，這樣不但降低了芯片面積，還降低輸出電容值。

為了解決上述問題，根據本發明的一個方面，本發明提供一種輸出電路，其包括：輸出端；連接于電源端和所述輸出端之間的第一輸出單元，其包括晶體管MP1、晶體管MP0和電阻RP，其中晶體管MP0的源極與電源端相連，晶體管MP0的漏極通過電阻RP與所述輸出端相連，晶體管MP1的源極與電源端相連，晶體管MP1的漏極直接所述輸出端相連；連接于接地端和所述輸出端之間的第二輸出單元，其包括晶體管MN1、晶體管MN0和電阻RN，其中晶體管MN0的源極與接地端相連，晶體管MN0的漏極通過電阻RN與所述輸出端相連，晶體管MP1的源極與接地端相連，晶體管MN1的漏極直接所述輸出端相連。

進一步的，晶體管MP1的柵極與晶體管MP0的柵極相連，它們接收第一輸出控制信號，晶體管MN1的柵極與晶體管MN0的柵極相連，它們接收第二輸出控制信號。

進一步的，晶體管MP1和MP0為PMOS晶體管，晶體管MN1和MN0為NMOS晶體管，在第一輸出控制信號為高電平時，晶體管MP1和MP0截止，在第一輸出控制信號為低電平時，晶體管MP1和MP0導通，在第二輸出控制信號為高電平時，晶體管MN1和MN0導通，在第二輸出控制信號為低電平時，晶體管MN1和MN0截止。

進一步的，在第一輸出控制信號和第二輸出控制信號的控制下，晶體管MP1導通時，晶體管MN1截止，晶體管MN1導通時，晶體管MP1截止。