[發(fā)明專利]內置靜電保護器件的高速輸出電路

在審

• 申請?zhí)枺?/td>: 201410831513.7
• 申請日: 2014-12-23
• 公開（公告）號: CN104601160A
• 公開（公告）日: 2015-05-06
• 發(fā)明（設計）人: 彭進忠;孔亮;戴頡;李耿民;職春星
• 申請（專利權）人: 燦芯半導體（上海）有限公司
• 主分類號: H03K19/003
• 分類號: H03K19/003;H01L27/02
• 代理公司: 無錫互維知識產(chǎn)權代理有限公司 32236
• 代理人: 龐聰雅;戴薇

1.一種輸出電路，其特征在于，其包括：

輸出端；

連接于電源端和所述輸出端之間的第一輸出單元，其包括晶體管MP1、晶體管MP0和電阻RP，其中晶體管MP0的源極與電源端相連，晶體管MP0的漏極通過電阻RP與所述輸出端相連，晶體管MP1的源極與電源端相連，晶體管MP1的漏極直接所述輸出端相連；

連接于接地端和所述輸出端之間的第二輸出單元，其包括晶體管MN1、晶體管MN0和電阻RN，其中晶體管MN0的源極與接地端相連，晶體管MN0的漏極通過電阻RN與所述輸出端相連，晶體管MP1的源極與接地端相連，晶體管MN1的漏極直接所述輸出端相連。

2.根據(jù)權利要求1所述的輸出電路，其特征在于，晶體管MP1的柵極與晶體管MP0的柵極相連，它們接收第一輸出控制信號，晶體管MN1的柵極與晶體管MN0的柵極相連，它們接收第二輸出控制信號。

3.根據(jù)權利要求2所述的輸出電路，其特征在于，晶體管MP1和MP0為PMOS晶體管，晶體管MN1和MN0為NMOS晶體管，

在第一輸出控制信號為高電平時，晶體管MP1和MP0截止，在第一輸出控制信號為低電平時，晶體管MP1和MP0導通，

在第二輸出控制信號為高電平時，晶體管MN1和MN0導通，在第二輸出控制信號為低電平時，晶體管MN1和MN0截止。

4.根據(jù)權利要求3所述的輸出電路，其特征在于，在第一輸出控制信號和第二輸出控制信號的控制下，晶體管MP1導通時，晶體管MN1截止，晶體管MN1導通時，晶體管MP1截止。

5.根據(jù)權利要求2所述的輸出電路，其特征在于，在所述晶體管MP1中存在有第一寄生二極管，第一寄生二極管的正極與輸出端相連，負極與電源端相連，在輸出端上存在正靜電時，靜電泄放電流由輸出端通過所述晶體管MP1的第一寄生二極管流至電源端，

在所述晶體管MN1中存在有第二寄生二極管，該第二寄生二極管的負極與輸出端相連，正極與接地端相連，在輸出端上存在負靜電時，靜電泄放電流由接地端通過所述晶體管MN1的第二寄生二極管流至輸出端。

6.根據(jù)權利要求2所述的輸出電路，其特征在于，電阻RP和電阻RN的電阻均大于200歐姆。

7.根據(jù)權利要求2所述的輸出電路，其特征在于，晶體管MP1和MP0的襯體接電源端，晶體管MN1和MN0的襯體接接地端。